Inhaltsverzeichnis
Werbung
A
K
7
7
-
3
3
3
A
K
7
7
-
3
3
3
I
E
E
E
1
3
9
4
I
E
E
E
1
3
9
4
IEEE 1394 ist ein kostengünstiges Digitalinterface, das von "Apple Computer" als Desktop-LAN kreiert und von der
Arbeitsgruppe „IEEE 1394" entwickelt wurde. Das IEEE 1394 kann Daten mit 100, 200 oder 400 MB/Sek. transportieren. Unter
anderem ist es auch möglich, zwischen digitalen Fernsehgeräten eine Verbindung mit 200 MB/Sek. herzustellen. Serielles
Busmanagement ermöglicht durch die Optimierung des Arbitration-Timings, der garantierten adäquaten Stromversorgung jedes
Bus-Geräts, der Zuteilung von synchronen Kanal-Identifikationen und Fehlermeldungen umfassende Kontrolle bei der
Konfiguration der seriellen Busschnittstelle. Es gibt zwei IEEE 1394-Datentransfertypen: Asynchron und synchron. Das
herkömmliche Computer "Memory-Mapped-, Laden- und Speichern"-Interface steht für asynchronen Transport. Es schickt
Datenanforderungen an eine bestimmte Adresse, worauf ein Bestätigungssignal gesendet wird. Zuzüglich zu einer Struktur, die
an Silicon spart, verfügt IEEE 1394 über ein einzigartiges, synchrones Datenkanalinterface. Synchrone Datenkanäle bieten
garantierten Datentransport mit einer im Voraus festgelegten Rate. Dies ist besonders wichtig für zeitkritische Multimediadaten,
bei denen rechtzeitiger Datentransport aufwendiges Puffern unnötig macht.
P
a
r
i
t
y
B
i
t
P
a
r
i
t
y
B
i
t
Der Parity-Modus benutzt 1 Paritätsbit für jedes Byte. Normalerweise ist der Modus geradzahlig. Bei jedem Update der
Speicherdaten wird jedes Paritätsbit auf "1" pro Byte abgepasst. Wenn der Speicher beim nächsten Mal mit einer ungeraden
„1"-Anzahl gelesen wird, tritt ein Paritätsfehler auf, der Einzelbitfehler genannt wird.
P
P
B
B
S
S
R
R
A
A
M
M
(
(
P
P
i
i
p
p
e
e
l
l
i
i
n
n
e
e
Bei Sockel 7-CPUs erfordert ein Burst-Datenlesevorgang vier „Qwords" (Quad-word, 4x16 = 64 Bits). PBSRAM erfordert nur
eine Adressdekodierungszeit und sendet die restlichen Qwords gemäß einer vorbestimmten Sequenz automatisch zur CPU.
Normalerweise ist diese Sequenz 3-1-1-1, die also insgesamt aus 6 Takten besteht und schneller als asynchrones SRAM ist.
PBSRAM wird oft in L2 (Level 2) Caches von Sockel 7 CPUs verwendet. Slot 1- und Sockel 370-CPUs brauchen kein PBSRAM.
d
d
B
B
u
u
r
r
s
s
t
t
S
S
R
R
A
A
M
M
)
)
98
O
n
l
i
n
e
-
H
a
n
d
b
u
c
O
n
l
i
n
e
-
H
a
n
d
b
u
c
h
h
Werbung
Inhaltsverzeichnis
