Inhaltsverzeichnis
Werbung
Systembus
Der Systembus ist die hauptsächliche Verbindung der CPU zu allen
Systemelementen und in erster Linie zu den PCI- und EISA-Brücken
und
den
Speichersteuerungen.
Er
kann
dank
der
Transaktionsüberlappungsfunktion gleichzeitig bis zu acht unerledigte
Transaktionen ausführen. Aufeinanderfolgende Aufgaben von der
CPU werden in eine Warteschlange eingereiht und der Reihe nach an
die bezeichneten Geräte weitergeleitet. Die Transaktionsüberlappung
kann in verschiedenen Phasen erfolgen, da die CPU nicht warten
muß, bis eine Transaktion erledigt ist, bevor sie die nächste
Transaktion
einleiten
kann.
Dieses
Verfahren
verbessert
die
Gesamtleistung des Systems erheblich.
Zur Busstruktur gehören eine Reihe von Merkmalen, die eine hohe
Zuverlässigkeit garantieren. Ein 8-Bit Fehlerkorrekturcode (ECC)
schützt
die
Daten-
und
ein
2-Bit
Paritätscode
die
Adressenübertragung.
Der Bus verwendet die Gunning Transceiver Logic (GTL+), ein
Busprotokoll
mit
synchronem
Auffangsspeicher,
das
Zeitablaufszwänge vereinfacht. Das Protokoll eignet sich auch für
Systemkonstruktionen mit höherer Frequenz, benötigt aber eine
niedrige Spannung, die die elektromagnetische Beeinflussung (EMI)
reduziert und zu einem niedrigeren Stromverbrauch führt.
PCI- und EISA-Buses
Das System enthält zwei PCI-Busse, die durch die zwei PCI-Brücken-
Chip-Sätze (OPB) entstanden sind. Die PCI-Busse dienen als
Verbindung zwischen den PCI-Brücken und den PCI-Elementen auf
der Platine.
Der EISA-Bus verbindet die EISA-Elemente über die PCI/EISA-
Brücke (PCEB) und die EISA-Systemsteuerung (ESC) mit den
anderen Systemelementen. Die Verwendung der PCEB und ESC
erhält die Kompatibilität mit der EISA-Umgebung.
1-4
Benutzerhandbuch
Werbung
Inhaltsverzeichnis
