Herunterladen
Teilen
Diese Seite drucken
Siemens CPU 412 Bedienungsanleitung
  1. Anleitungen
  2. Marken
  3. Siemens Anleitungen
  4. Module
  5. CPU 412
  6. Bedienungsanleitung
Siemens CPU 412 Bedienungsanleitung

Siemens CPU 412 Bedienungsanleitung

Vorschau ausblenden

Werbung

Quicklinks

Diese Anleitung herunterladen
Operationsliste S7-400
CPU 412, 414, 416, 417
Diese Operationsliste hat die Bestellnummer:
6ES7498-8AA03-8AN0
Ausgabe 12/2002
A5E00069510-07

Werbung

loading

Verwandte Anleitungen für Siemens CPU 412

Inhaltszusammenfassung für Siemens CPU 412

  • Seite 1 Operationsliste S7-400 CPU 412, 414, 416, 417 Diese Operationsliste hat die Bestellnummer: 6ES7498-8AA03-8AN0 Ausgabe 12/2002 A5E00069510-07...
  • Seite 2 Copyright W Siemens AG 2002 All rights reserved Haftungsausschluss Weitergabe sowie Vervielfältigung dieser Unterlage, Verwertung Wir haben den Inhalt der Druckschrift auf Übereinstimmung mit der und Mitteilung ihres Inhalts ist nicht gestattet, soweit nicht beschriebenen Hard-und Software geprüft. Dennoch können Ab- ausdrücklich zugestanden.
  • Seite 3 Inhaltsverzeichnis Inhaltsverzeichnis Inhaltsverzeichnis ............... . . Gültigkeitsbereich .
  • Seite 4 Inhaltsverzeichnis Verknüpfungsoperationen mit Anzeigenbits ..........Flankenoperationen .
  • Seite 5 Inhaltsverzeichnis Trigonometrische Funktionen (32 Bit) ..........Addition von Konstanten .
  • Seite 6 Inhaltsverzeichnis Organisationsbausteine (OB) ............Funktionsbausteine (FB) .
  • Seite 7 Diese Operationsliste gilt für die nachfolgend aufgelisteten CPUs. Name Bestellnummer im folgenden bezeichnet als CPU 412-1 6ES7412-1XF03-0AB0 CPU 412-2 6ES7412-2XG00-0AB0 CPU 412 CPU 412 CPU 412-2 PCI 6ES7612-2QH00-0AB4 CPU 414-2 6ES7414-2XG03-0AB0 CPU 414-3 6ES7414-3XJ00-0AB0 CPU 414 CPU 414-4H 6ES7414-4HJ00-0AB0 CPU 416-2...
  • Seite 8 Operanden und Parameterbereiche Operanden und Parameterbereiche Ope- Parameterbereich Beschreibung rand CPU 412 CPU 414 CPU 416 CPU 417 0.0 bis 127.7 0.0 bis 255.7 0.0 bis 511.7 0.0 bis 1023.7 Ausgang (im PAA) AB** 0 bis 127 0 bis 255...
  • Seite 9 Operanden und Parameterbereiche Operanden und Parameterbereiche, Fortsetzung Ope- Parameterbereich Beschreibung rand CPU 412 CPU 414 CPU 416 CPU 417 0.0 bis 127.7 0.0 bis 255.7 0.0 bis 511.7 0.0 bis 1023.7 Eingang (im PAE) EB** 0 bis 127 0 bis 255...
  • Seite 10 Operanden und Parameterbereiche Operanden und Parameterbereiche, Fortsetzung Ope- Parameterbereich Beschreibung rand CPU 412 CPU 414 CPU 416 CPU 417 0 bis 4095 0 bis 8191 0 bis 16383 0 bis 16383 Peripherieausgangsbyte (direkter Peripheriezugriff) 0 bis 4094 0 bis 8190...
  • Seite 11 Konstanten und Wertebereiche Konstanten und Wertebereiche Konstante Wertebereich Beschreibung B(b1,b2) – Konstante, 2 oder 4 Byte B(b1,b2,b3,b4) D# Datum – IEC-Datumskonstante L# Integer – 32-Bit-Integer-Konstante P# Bitpointer – Pointerkonstante S5T# Zeitwert – S7-Zeitkonstante * T# Zeitwert – Zeitkonstante TOD# Zeitwert –...
  • Seite 12 Abkürzungen Abkürzungen Folgende Abkürzungen werden in der Operationsliste verwendet: Abkürzung ... steht für Beispiel 8-Bit-Konstante 0 bis 255 16-Bit-Konstante 28 131 256 bis 32 767 32-Bit-Konstante 127 624 32 768 bis 999 999 999 8-Bit-Integer -113 -128 bis +127 16-Bit-Integer +6523 -32768 bis +32767 32-Bit-Integer...
  • Seite 13 Abkürzungen Abkürzungen, Fortsetzung Abkürzung ... steht für Beispiel Bitadresse Operandenbereich E, A, M, L, DBX, DIX Adresse steht im: MD, DBD, DID oder LD Nummer steht im:MW, DBW, DIW oder LW Timer-/Zähler-Nr . Operandenbereich EB, AB, PEB, PAB, MB, LB, DBB, DIB Operandenbereich EW, AW, PEW, PAW, MW,...
  • Seite 14 Register Register AKKU1 bis AKKU4 (32 Bit) Die AKKUs sind Register für die Verarbeitung von Bytes, Worten oder Doppelworten. Dazu werden die Operanden in die AKKUs geladen und dort verknüpft. Das Ergebnis der Operation steht immer im AKKU1 und kann von dort in eine Speicherzelle transferiert werden. Die AKKUs sind 32 Bit breit.
  • Seite 15 Register Adreßregister AR1 und AR2 (32 Bit) Die Adreßregister enthalten die bereichsinternen oder bereichsübergreifenden Zeiger für die registerindirekt adressierenden Operationen. Die Adreßregister sind 32 Bit breit. Die bereichsinternen bzw. bereichsübergreifenden Zeiger haben folgenden Aufbau: • bereichsinterner Zeiger: 00000000 00000bbb bbbbbbbb bbbbbxxx •...
  • Seite 16 Register Statuswort (16 Bit) Die Anzeigen werden durch die Operationen ausgewertet oder gesetzt. Das Statuswort ist 16 Bit breit. Belegung Bedeutung Erstabfrage Verknüpfungsergebnis Status Oder (und-vor-oder) Überlauf speichernd Überlauf Ergebnisanzeige 0 Ergebnisanzeige 1 Binärergebnis 9 bis nicht belegt – Operationsliste S7-400 A5E00069510-07...
  • Seite 17 Adressierungsbeispiele Adressierungsbeispiele Adressierungsbeispiele Beschreibung Unmittelbare Adressierung L +27 Lade 16-Bit-Integer-Konstante ”27” in AKKU1 L L#-1 Lade 32-Bit-Integer-Konstante ”-1” in AKKU1 L 2#1010101010101010 Lade Binärkonstante in AKKU1 L DW#16#A0F0BCFD Lade Hexadezimalkonstante in AKKU1 L ’ENDE’ Lade ASCII-Zeichen in AKKU1 L T#500 ms Lade Zeitwert in AKKU1 L C#100 Lade Zählerwert in AKKU1...
  • Seite 18 Adressierungsbeispiele Adressierungsbeispiele, Fortsetzung Adressierungsbeispiele Beschreibung Indirekte Adressierung Timer/Zähler SI T [LW 8] Starte Timer; die Timer-Nr. steht im Lokaldatenwort 8 ZV Z [LW 10] Zähle vorwärts; die Zähler-Nr. steht im Lokaldatenwort 10 Speicherindirekte, bereichsinterne Adressierung U E [LD 12] UND-Operation; die Adresse des Eingangs steht als Pointer im Lokaldaten-Doppel- Beispiel: L P#22.2 wort 12 T LD 12...
  • Seite 19 Adressierungsbeispiele Adressierungsbeispiele, Fortsetzung Adressierungsbeispiele Beschreibung Registerindirekte, bereichsübergreifende Adressierung Für die bereichsübergreifende, registerindirekte Adressierung muß die Adresse zusätzlich eine Bereichskennung enthal- ten. Die Adresse steht im Adreßregister. Es gibt folgende Bereichskennungen: Bereichs- Codierung Bereich kennung binär hex. 1000 0000 Peripheriebereich 1000 0001 Eingangsbereich 1000 0010 Ausgangsbereich...
  • Seite 20 Beispiel zur Pointerberechnung Beispiel zur Pointerberechnung • Beispiel bei Summe der Bitadressenx7: LAR1 P#8.2 U E [AR1,P#10.2] Ergebnis:Adressiert wird Eingang 18.4 (durch jeweilige Addition der Byte- und Bitadressen) • Beispiel bei Summe der Bitadressenu7: L P#10.5 LAR1 U E [AR1,P#10.7] Ergebnis:Adressiert wird Eingang 21.4 (durch Addition der Byte- und Bitadressen mit Übertrag) Operationsliste S7-400 A5E00069510-07...
  • Seite 21 Ausführungszeiten bei indirekter Adressierung Ausführungszeiten bei indirekter Adressierung Eine Anweisung mit indirekt adressierten Operanden besteht aus 2 Teilen: 1. Teil: Laden der Adresse des Operanden 2. Teil: Ausführen der Operation Das bedeutet, Sie müssen auch die Ausführungszeit einer Anweisung mit indirekt adressiertem Operanden aus diesen beiden Teilen be- rechnen.
  • Seite 22 Ausführungszeiten bei indirekter Adressierung Die folgende Tabelle gibt die Ausführungszeiten für das Laden der Adresse des Operanden an, abhängig von der Lage der Adresse.1 Ausführungszeit in ms Adresse liegt im ... CPU 412 CPU 414 CPU 416 CPU 417 Merkerbereich M...
  • Seite 23 Berechnungsbeispiele Berechnungsbeispiele Für die Ermittlung der Ausführungszeit finden Sie hier Berechnungsbeispiele für die verschiedenen indirekten Adressierungsarten. Ausführungszeit bei speicherindirekter, bereichsinterner Adressierung berechnen Beispiel: U E [DBD 12] mit CPU 414 1. Schritt: Laden des Inhalts von DBD 12 (Zeit steht in Tabelle auf Seite 19) Ausführungszeit in ms Adresse liegt im ...
  • Seite 24 Berechnungsbeispiele Ausführungszeit bei speicherindirekter, bereichsinterner Adressierung berechnen Beispiel: U [AR1, P#23.1] ... mit E 1.0 in AR1 mit CPU 416 1. Schritt: Laden des Inhalts von AR1 und erhöhen um den Offset 23.1 (Ausführungszeit siehe Tabelle auf Seite 19) Ausführungszeit in ms Adresse liegt im ...
  • Seite 25 Berechnungsbeispiele Ausführungszeit bei speicherindirekter, bereichsinterner Adressierung berechnen Beispiel: U Parameter ... mit E 0.5 in der Bausteinparameterliste bei CPU 414 1. Schritt: Laden des über den Parameter adressierten E 0.5 (Ausführungszeit siehe Tabelle auf Seite 19) Ausführungszeit in ms Adresse liegt im ... Parameter (Doppelwort) 2.
  • Seite 26 Operationsliste Operationsliste In diesem Kapitel sind die Operationen für die CPUs der S7-400 aufgelistet. Die Erläuterung der Operationen beschränkt sich auf eine knappe Form. Die genaue Funktionsbeschreibung finden Sie in den Referenzhandbüchern zu STEP 7. Beachten Sie: Bei indirekter Adressierung (Beispiele siehe Seite 16) müssen Sie zu den Ausführungszeiten noch die Zeit für das Laden der Adresse des jeweiligen Operanden addieren (siehe Seite 19).
  • Seite 27 VKE-alt. Die Verknüpfungskette wird durch eine Operation abgeschlossen, die das VKE begrenzt (z.B. Speicheroperation), d. h. das /ER- Bit auf Null setzt. Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 U/UN UND/UND-NICHT Eingang/Ausgang 1*/2 0,2/0,3 0,08 Merker 1**/2 0,2/0,3 0,08...
  • Seite 28 Verknüpfungsoperationen mit Bitoperanden Verknüpfungsoperationen mit Bitoperanden, Fortsetzung Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 O/ON ODER/ODER-NICHT Eingang/Ausgang 1*/2 0,2/0,3 0,08 Merker 1**/2 0,2/0,3 0,08...
  • Seite 29 Verknüpfungsoperationen mit Bitoperanden Verknüpfungsoperationen mit Bitoperanden, Fortsetzung Ope- Ope- Län- Län- Ausführungszeit in ms Operand Bedeutung ration ration ge in- ge in- Wor- CPU 412 CPU 414 CPU 416 CPU 417 X/XN EXKLUSIV-ODER/ EXKLUSIV-ODER-NICHT Eingang/Ausgang 0,08 Merker 0,08 Lokaldatenbit 0,08 Datenbit...
  • Seite 30 Nach ”Klammer zu” wird das gerettete VKE mit dem aktuellen VKE verknüpft, entsprechend der Funktionskennung; das aktuelle OR wird vom geretteten OR überschrieben. Ausführungszeit in ms Län- Operand Bedeutung Opera- Opera- ge in tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 UND-Klammer-Auf 0,08 UND-NICHT-Klammer-Auf 0,08 ODER-Klammer-Auf 0,08 ODER-NICHT-Klammer-Auf...
  • Seite 31 Verknüpfungsoperationen von Klammerausdrücken, Fortsetzung Län- Ausführungszeit in ms Operand Bedeutung Opera- Opera- ge in ge in tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 Klammer zu, Entfernen eines Ein- 0,08 trags vom Klammerstack. Statuswort für: Operation wertet aus: – –...
  • Seite 32 Es erfolgt die ODER-Verknüpfung von UND-Funktionen nach der Regel: UND vor ODER Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 ODER-Verknüpfung von UND- 0,08 Funktionen nach der Regel: UND- vor-ODER Statuswort für: Operation wertet aus: –...
  • Seite 33 Abfrage des adressierten Timer/Zähler auf den Zustand. Das Ergebnis der Abfrage wird nach der entsprechenden Funktion mit dem VKE verknüpft. Ope- Län- Ausführungszeit in ms Ausführungszeit in ms ration ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 U/UN UND/UND-NICHT Timer 1*/2 0,08 Timer, speicherindirekt adressiert 0,3+...
  • Seite 34 Verknüpfungsoperationen mit Timern und Zählern Verknüpfungsoperationen mit Timern und Zählern, Fortsetzung Ope- Län- Ausführungszeit in ms Ausführungszeit in ms ration ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 O/ON ODER/ODER-NICHT Timer 1*/2 0,08 Timer, speicherindirekt adressiert 0,3+...
  • Seite 35 Doppelwort wird entweder bei der Operation als Operand oder im AKKU2 mit angegeben. Das Ergebnis steht im AKKU1 bzw. AKKU1-L. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 UND AKKU2-L 0,08 W#16#p UND 16-Bit-Konstante 0,08 ODER AKKU2-L...
  • Seite 36 Verknüpfungsoperationen mit dem Inhalt von AKKU1 Verknüpfungsoperationen mit dem Inhalt von AKKU1, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 UND AKKU2 0,08 DW#16#p UND 32-Bit-Konstante 0,15 0,12...
  • Seite 37 VKE-alt. Die Verknüpfungskette wird durch eine Operation abgeschlossen, die das VKE begrenzt (z.B. Speicheroperation), d. h. das /ER- Bit auf Null setzt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 U/UN UND/UND-NICHT O/ON ODER/ODER-NICHT X/XN EXKLUSIV-ODER/...
  • Seite 38 Verknüpfungsoperationen mit Anzeigenbits Verknüpfungsoperationen mit Anzeigenbits, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 U/UN <=0 Ergebnis<=0 0,08 O/ON ((A1=0 und A0=1) oder X/XN (A1=0 und A0=0)) >=0 Ergebnis>=0...
  • Seite 39 Verknüpfungsoperationen mit Anzeigenbits Verknüpfungsoperationen mit Anzeigenbits, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 U/UN UND/UND-NICHT O/ON ODER/ODER-NICHT X/XN EXKLUSIV-ODER/ EXKLUSIV-ODER-NICHT unordered/unzulässige 0,08 Arithmetikoperation (A1=1 und A0=1) UND OS=1...
  • Seite 40 ”1”. FN erkennt einen Flankenwechsel von ”1” nach ”0”. Ope- Län- Ausführungszeit in ms Ausführungszeit in ms ration ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 FP/FN Anzeigen der steigenden/fallen- 0,16 den Flanke mit VKE=1. Flanken- 0,16 hilfsmerker ist das in der Opera- 0,16 tion adressierte Bit.
  • Seite 41 Zuweisen des Wertes ”1” bzw. ”0” an den adressierten Operanden, wenn VKE = 1. MCR-Abhängigkeit beachten (siehe Seite 97). Ope- Län- Ausführungszeit in ms ration ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Setze adressiertes Bit auf ”1” Setze adressiertes Bit auf ”0” Eingang/Ausgang 1*/2 0,3/0,4...
  • Seite 42 Setzen/Rücksetzen von Bitoperanden, Fortsetzung Der VKE-Wert wird in den adressierten Operanden geschrieben. MCR-Abhängigkeit beachten (siehe Seite 97). Ope- Länge Ausführungszeit in ms ration Operand Bedeutung Worten CPU 412 CPU 414 CPU 416 CPU 417 Zuweisen des VKE an Eingang/Ausgang 1*/2 0,3/0,4 0,16...
  • Seite 43 VKE direkt beeinflussende Operationen Die folgenden Operationen bearbeiten direkt das VKE. Opera- Länge Ausführungszeit in ms Operand Bedeutung tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 Setze VKE auf ”0” 0,08 Statuswort für: Operation wertet aus: – –...
  • Seite 44 Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Starte Timer als Impuls bei Flan- 0,3/0,4 0,16 T [e] kenwechsel von ”0” nach ”1” 0,3+/0,4+ 0,2+...
  • Seite 45 Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Starte Timer als speichernde Ein- 0,3/0,4 0,16 T [e] schaltverzögerung bei Flanken- 0,4+ 0,2+ 0,16+ 0,2+ wechsel von ”0”...
  • Seite 46 Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Freigabe eines Timers für das er- 0,3/0,4 0,16 T [e] neute Starten bei Flankenwechsel 0,4+ 0,2+ 0,16+ 0,2+ von ”0”...
  • Seite 47 Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Vorbelegen eines Zählers bei 0,3/0,4 0,16 Z [e] Flankenwechsel v. ”0” nach ”1” 0,4+ 0,2+ 0,16+ 0,2+ Zählerpara.
  • Seite 48 Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Zähle um 1 rückwärts bei Flan- 0,3/0,4 0,16 Z [e] kenwechsel von ”0” nach ”1” 0,4+ 0,2+...
  • Seite 49 Laden der Operanden in AKKU1. Zuvor wird der Inhalt von AKKU1 in AKKU2 gerettet. Das Statuswort wird nicht beeinflußt. Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Lade ... Eingangsbyte 0,2/03 0,08 Ausgangsbyte 0,2/0,3 0,08 Peripherie-Eingangsbyte 0,08...
  • Seite 50 Bei direkter Adressierung erfordert der Zugriff auf ungerade Wort-adressen bei allen Befehlen der CPU 416 einen Zuschlag von 0,08 ms und bei allen Befehlen der CPU 414 einen Zuschlag von 0,1 ms. Ausführungszeit in ms Ope- Län- ration ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Lade ... Eingangswort 0,2/0,3 0,08 Ausgangswort 0,2/0,3...
  • Seite 51 Ladeoperationen Ladeoperationen, Fortsetzung Die in der Tabelle angegebenen Ausführungszeiten bei direkter Adressierung erhöhen sich um 0,1 ms (CPU 412), 0,1 ms (CPU 414) 0,08 ms (CPU 416) bzw. 0,1 ms (CPU 417), wenn der Zugriff auf ungerade Adressen erfolgt. Ope- Ope- Län-...
  • Seite 52 Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Lade ... 8-Bit-Konstante in AKKU1-LL 0,08 16-Bit-Konstante in AKKU1-L 0,08 32-Bit-Konstante in AKKU1 0,15 0,12 0,15 Parameter Lade Konstante in AKKU1 (über...
  • Seite 53 Ladeoperationen, Fortsetzung Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 ’x’ Lade 1 Zeichen 0,08 ’xx’ Lade 2 Zeichen 0,08 ’xxx’ Lade 3 Zeichen 0,15...
  • Seite 54 Ladeoperationen, Fortsetzung Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 P# Bitpoin- Lade Bitpointer 0,15 0,12 0,15 L# Integer- Lade 32-Bit-Integerkonstante 0,15 0,12 0,15...
  • Seite 55 Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Lade Zeitwert 0,2/0,3 0,08 T (e) 0,3+ 0,1+ 0,08+ 0,1+ Timerpara. Lade Zeitwert (über Parameter...
  • Seite 56 Ope- Ope- Län- Län- Ausführungszeit in ms ration ration ge in ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Transferiere Inhalt von AKKU1-LL zum ... Eingangsbyte 0,2/0,3 0,08 Ausgangsbyte 0,2/0,3 0,08 Peripherie-Ausgangsbyte 0,08...
  • Seite 57 Bei direkter Adressierung erfordert der Zugriff auf ungerade Wortadressen bei allen Befehlen der CPU 417 einen Zuschlag von 0,1 ms bei allen Befehlen der CPU 416 einen Zuschlag von 0,08 ms, bei allen Befehlen der CPU 414 einen Zuschlag von 0,1 ms und bei allen Befehlen der CPU 412 einen Zuschlag von 0,1 ms. Ope- Ope- Län-...
  • Seite 58 Transferoperationen, Fortsetzung Die in der Tabelle angegebenen Ausführungszeiten bei direkter Adressierung erhöhen sich um 0,1 ms (CPU 412), 0,1 ms (CPU 414), 0,08 ms (CPU 416) bzw. 0,1 ms (CPU 417), wenn der Zugriff auf ungerade Adressen erfolgt. MCR-Abhängigkeit beachten (siehe Seite 97).
  • Seite 59 Laden eines Doppelwortes aus einem Speicher oder einem Register in Adreßregister 1 (AR1) oder Adreßregister 2 (AR2). Das Statuswort wird nicht beeinflußt. Ausführungszeit in ms Län- Opera- Opera- ge in ge in Operand Bedeutung tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 LAR1 Lade Inhalt aus ... – AKKU1 0,16 Adreßregister 2 0,16 Datendoppelwort...
  • Seite 60 Inhalt von AKKU1 in AKKU2 gerettet. Das Statuswort wird nicht beeinflußt. Ausführungszeit in ms Län- Opera- Opera- ge in Operand Bedeutung tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 TAR1 Transferiere Inhalt aus AR1 in ... – AKKU1 0,08 Adreßregister 2...
  • Seite 61 Lade- und Transferoperationen für das Statuswort Ausführungszeit in ms Län- Operand Bedeutung Opera- Opera- ge in tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 Lade Statuswort in AKKU1 0,08 Statuswort für: L STW Operation wertet aus: Operation beeinflußt: –...
  • Seite 62 Laden der Nummer/Länge eines Datenbausteins in AKKU1. Der alte Inhalt von AKKU1 wird in AKKU2 gerettet. Das Statuswort wird nicht beeinflußt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 DBNO Lade Nummer des Datenbau- 0,08 steins DINO Lade Nummer des Instanz-Daten-...
  • Seite 63 Arithmetische Operationen zweier 16-Bit-Zahlen. Das Ergebnis wird in AKKU1 bzw. AKKU1-L geschrieben. Danach werden AKKU3 und AKKU4 nach AKKU2 und AKKU3 übertragen. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Addiere 2 Integerzahlen (16-Bit) 0,08 (AKKU1-L)=(AKKU1-L)+ (AKKU2-L) –I Subtrahiere 2 Integerzahlen...
  • Seite 64 Festpunktarithmetik (16 Bit) Festpunktarithmetik (16 Bit), Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Multipliziere 2 Integerzahlen 0,64 (16-Bit) (AKKU1)=(AKKU2-L) * (AKKU1-L) Dividiere 2 Integerzahlen (16-Bit) 0,64 (AKKU1-L)=(AKKU2-L):...
  • Seite 65 Arithmetische Operationen zweier 32-Bit-Zahlen. Das Ergebnis wird in AKKU1 geschrieben. Danach werden AKKU3 und AKKU4 nach AKKU2 und AKKU3 übertragen. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Addiere 2 Integerzahlen (32-Bit) 0,08 (AKKU1)=(AKKU2)+(AKKU1) –D Subtrahiere 2 Integerzahlen 0,08...
  • Seite 66 Festpunktarithmetik (32 Bit), Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Dividiere 2 Integerzahlen (32-Bit) 1,04 (AKKU1)=(AKKU2):(AKKU1) Dividiere 2 Integerzahlen (32-Bit) 1,04 und lade den Rest der Division in...
  • Seite 67 Das Ergebnis der arithmetischen Operationen steht im AKKU1. Danach werden AKKU 3 und AKKU 4 nach AKKU 2 und AKKU 3 übertra- gen. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Addiere 2 Realzahlen (32-Bit) 0,48 (AKKU1)=(AKKU2)+(AKKU1) –R Subtrahiere 2 Realzahlen (32-Bit) 0,48...
  • Seite 68 Gleitpunktarithmetik (32 Bit), Fortsetzung Län- Ausführungszeit in ms Operand Bedeutung Opera- Opera- ge in ge in tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 NEGR Negiere Realzahl im AKKU1 0,08 Bilde Betrag der Realzahl im 0,08 AKKU1 Statuswort für:...
  • Seite 69 Das Ergebnis der Operation steht im AKKU1. Die Operation SQRT ist durch Alarme unterbrechbar. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 SQRT Berechne die Quadratwurzel einer 37 - 39 Realzahl in AKKU1 Quadriere die Realzahl in AKKU1 1,12 Statuswort für:...
  • Seite 70 Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Bilde den natürlichen Logarithmus einer Realzahl in AKKU1 Berechne den Exponentialwert ei- 32 - 34 ner Realzahl in AKKU1 zur Basis e (= 2,71828) Statuswort für:...
  • Seite 71 Das Ergebnis der Operation steht im AKKU1. Die Operationen sind durch Alarme unterbrechbar. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Berechne den Sinus einer Realzahl ASIN Berechne den Arcussinus einer 117 - 133...
  • Seite 72 Addition von Konstanten Addition von Integer-Konstanten zum AKKU1. Das Statuswort wird nicht beeinflußt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Addiere eine 0,08 8-Bit-Integer-Konstante Addiere eine 0,08 16-Bit-Integer-Konstante...
  • Seite 73 AKKU1-L. Das Statuswort wird nicht beeinflußt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 +AR1 Addiere Inhalt von AKKU1-L zum 0,16 +AR1 m (0 bis Addiere Pointer-Konstante zum...
  • Seite 74 Vergleichsoperationen (16-Bit-Integerzahlen) Vergleichsoperationen (16-Bit-Integerzahlen) Vergleich der 16-Bit-Integerzahlen in AKKU1-L und AKKU2-L. VKE=1, wenn Bedingung erfüllt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 AKKU2-L=AKKU1-L 0,08 <>I AKKU2-L0AKKU1-L 0,08 <I AKKU2-L<AKKU1-L 0,08 <=I...
  • Seite 75 Vergleichsoperationen (32-Bit-Integerzahlen) Vergleichsoperationen (32-Bit-Integerzahlen) Vergleich der 32-Bit-Integerzahlen in AKKU1 und AKKU2. VKE=1, wenn Bedingung erfüllt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 AKKU2=AKKU1 0,08 <>D AKKU20AKKU1 0,08 <D AKKU2<AKKU1 0,08 <=D...
  • Seite 76 Vergleichsoperationen (32-Bit-Realzahlen) Vergleich der 32-Bit-Realzahlen in AKKU1 und AKKU2. VKE=1, wenn Bedingung erfüllt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 AKKU2=AKKU1 0,08 <>R AKKU20AKKU1 0,08 <R AKKU2<AKKU1 0,08 <=R...
  • Seite 77 Anzahl der Inhalt von AKKU2-LL genommen. Das zuletzt geschobene Bit wird ins Anzeigenbit A1 geladen. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Schiebe Inhalt von AKKU1-L nach 0,08 links. Freiwerdende Stellen wer- 0 ... 15 den mit Nullen aufgefüllt.
  • Seite 78 Schiebeoperationen, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Schiebe Inhalt von AKKU1 nach 0,08 rechts. Freiwerdende Stellen wer- 0 ... 32 den mit Nullen aufgefüllt. Schiebe Inhalt von AKKU1-L mit 0,08 Vorzeichen nach rechts.
  • Seite 79 AKKU2-LL genommen. Das zuletzt geschobene Bit wird ins Anzeigenbit A1 geladen. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Rotiere Inhalt von AKKU1 nach 0,08 links 0 ... 32 Rotiere Inhalt von AKKU1 nach...
  • Seite 80 Rotieroperationen Rotieroperationen, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 RLDA Rotiere Inhalt von AKKU1 um eine 0,08 Bitposition nach links über Anzei- genbit A1 RRDA Rotiere Inhalt von AKKU1 um eine 0,08 Bitposition nach rechts über An-...
  • Seite 81 Das Statuswort wird nicht beeinflußt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Umkehr der Reihenfolge der 0,08 Bytes im AKKU1-L. Umkehr der Reihenfolge der 0,08 Bytes in AKKU1.
  • Seite 82 AKKU-Transferoperationen, Inkrementieren, Dekrementieren AKKU-Transferoperationen, Inkrementieren, Dekrementieren, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Inkrementiere AKKU1-LL 0,08 Dekrementiere AKKU1-LL 0,08 Operationsliste S7-400 A5E00069510-07...
  • Seite 83 Bildaufbauoperation, Nulloperation Das Statuswort wird nicht beeinflußt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Bildaufbauoperation; 0,08 wird von der CPU wie eine Null- operation behandelt. Nulloperation 0,08 Operationsliste S7-400...
  • Seite 84 Ope- Län- Ausführungszeit in ms Bedeutung tion rand ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Konvertiere AKKU1-L von BCD (0 bis 0,08 +/- 999) in Integerzahl (16 Bit) (BCD To Int) Konvertiere AKKU1 von BCD (0 bis +/-...
  • Seite 85 Ope- Län- Ausführungszeit in ms Bedeutung tion rand ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Konvertiere AKKU1-L von Integer- 0,08 zahl (16 Bit) nach BCD 0 bis +/- 999 (Int To BCD) Konvertiere AKKU1 von Double-In-...
  • Seite 86 Datentyp-Umwandlungsoperationen, Fortsetzung Die zu wandelnde Realzahl steht in AKKU1. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Wandle Realzahl in 32-Bit-Integer- 0,32 zahl um. RND- Wandle Realzahl in 32-Bit-Integer- 0,32 zahl um.
  • Seite 87 Komplementbildung Komplementbildung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 INVI Bilde 1er-Komplement von 0,08 AKKU1-L INVD Bilde 1er-Komplement von 0,08 AKKU1 Statuswort für: INVI, INVD Operation wertet aus: –...
  • Seite 88 Bausteinaufruf selbst und nicht auf die in diesem Baustein ausgeführten Befehle. Ope- Län- Ausführungszeit in ms ration ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 CALL FB q, DB q Unbedingter Aufruf eines FB mit 2,56 Parameterübergabe...
  • Seite 89 Baustein-Aufrufoperationen Baustein-Aufrufoperationen, Fortsezung Ope- Län- Ausführungszeit in ms ration ge in Operand Bedeutung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Unbedingter Aufruf von Baustei- 2,1/2,2 1,12 nen ohne Parameterübergabe 2,1/2,2 1,12 speicherindirekter FB-Aufruf 2,2+ 1,4+ 1,12+ 1,4+ speicherindirekter FC-Aufruf...
  • Seite 90 Baustein-Aufrufoperationen Baustein-Aufrufoperationen, Fortsetzung Ausführungszeit in ms Ope- Län- ge in ration Operand Bedeutung direkte Adressierung Wor- CPU 412 CPU 414 CPU 416 CPU 417 Aufschlagen eines Datenbausteins 0,6/0,7 0,24 Instanz-Datenbausteins 0,24 Datenbausteins, speicherindirekt 0,7+ 0,3+ 0,24+ 0,3+ Instanz-DB, speicherindirekt 0,7+...
  • Seite 91 Baustein-Endeoperationen Baustein-Endeoperationen Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Beende Baustein 1,60 Beende Baustein absolut 1,60 Statuswort für: BE, BEA Operation wertet aus: – – – – –...
  • Seite 92 Tauschen der beiden aktuellen Datenbausteine. Der aktuelle Datenbaustein wird zum aktuellen Instanz-Datenbaustein und umgekehrt. Das Statuswort wird nicht beeinflußt. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 Tausche Datenbausteine 0,16 Operationsliste S7-400 A5E00069510-07...
  • Seite 93 Sprungoperationen Sprungoperationen Sprung, abhängig von der Bedingung. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 MARKE Springe unbedingt 0,5/0,6 Statuswort für: Operation wertet aus: – – – – –...
  • Seite 94 Sprungoperationen Sprungoperationen, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 SPBB MARKE Springe bei VKE=”1” 0,6/0,2 0,5/0,2 0,4/0,16 0,5/0,2 Retten des VKE in das BIE-Bit SPBNB MARKE Springe bei VKE=”0”...
  • Seite 95 Sprungoperationen Sprungoperationen, Fortsetzung Län- Opera- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 MARKE Springe bei Überlauf speichernd 0,5/0,6/0,2 0,5/0,2 0,4/0,16 0,5/0,2 (OV=”1”) Statuswort für: Operation wertet aus: – – –...
  • Seite 96 Sprungoperationen Sprungoperationen, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung ge in tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 MARKE Springe bei ”Unzulässiger 0,6/0,2 0,5/0,2 0,4/0,16 0,5/0,2 Arithmetikoperation” (A1=1 und A0=1) MARKE Springe bei Ergebnis=0 0,5/0,6/0,2 0,5/0,2...
  • Seite 97 Sprungoperationen Sprungoperationen, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung ge in tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 SPMZ MARKE Springe bei Ergebnisv0 0,6/0,2 0,5/0,2 0,4/0,16 0,5/0,2 (A1=0 und A0=1) oder (A1=0 und A0=0) SPPZ MARKE...
  • Seite 98 Sprungoperationen Sprungoperationen, Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung ge in tion Wor- CPU 412 CPU 414 CPU 416 CPU 417 MARKE Sprungverteiler 0,56 Der Operation folgt eine Liste von Sprungoperationen. Der Operand ist eine Sprung- marke auf die der Liste folgenden Operation.
  • Seite 99 VKE = ”0” Nullen auf die entsprechenden Operanden; ”S”- und ”R”-Operationen lassen den Speicherinhalt unverändert. Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 MCR( Öffnen einer MCR-Zone. 0,08 Retten des VKE auf den MCR- Stack.
  • Seite 100 Operationen für das Master Control Relay (MCR) Operationen für das Master Control Relay (MCR), Fortsetzung Opera- Län- Ausführungszeit in ms Operand Bedeutung tion ge in Wor- CPU 412 CPU 414 CPU 416 CPU 417 MCRA Aktiviere MCR 0,08 MCRD Deaktiviere MCR 0,08 Statuswort für:...
  • Seite 101 Organisationsbausteine (OB) Organisationsbausteine (OB) Ein Anwenderprogramm für eine S7-400 besteht aus Bausteinen, die die Anweisungen, Parameter und Daten für die jeweilige CPU enthal- ten. Die einzelnen CPUs der S7-400 unterscheiden sich in der Menge der Bausteine, die Sie für die jeweilige CPU anlegen können bzw.
  • Seite 102 Organisationsbausteine (OB) Organisationsbausteine (OB), Fortsetzung Organisa- Startereignisse tionsbau- 414-4H 417-4H (Hexadezimalwert) steine Verzögerungsalarme: OB 20 1121 OB 21 1122 OB 22 1123 OB 23 1124 Weckalarme: OB 30 1131 OB 31 1132 OB 32 1133 OB 33 1134 OB 34 1135 OB 35 1136...
  • Seite 103 Organisationsbausteine (OB) Organisationsbausteine (OB), Fortsetzung Organisa- Startereignisse tionsbau- 414-4H 417-4H (Hexadezimalwert) steine Prozeßalarme: OB 40 1141, 1142, 1143, 1144, 1145 OB 41 1141, 1142, 1143, 1144, 1145 OB 42 1141, 1142, 1143, 1144, 1145 OB 43 1141, 1142, 1143, 1144, 1145 OB 44 1141, 1142, 1143, 1144, 1145 OB 45...
  • Seite 104 OB 81 3821, 3822, 3823, 3825, 3826, 3827, 3831, 3832, 3833, 3921, 3922, 3923, 3925, 3926, 3927, 3931, 3932, 3933 OB 82 3842, 3942 OB 83 3267, 3367, 3861, 3863, 3864, 3865, 3961, 3968 nicht bei CPU 412-1 Operationsliste S7-400 A5E00069510-07...
  • Seite 105 Organisationsbausteine (OB) Organisa- Startereignisse tionsbau- 414-4H 417-4H (Hexadezimalwert) steine OB 85 35A1, 35A2, 35A3, 38B3, 38B4, 39B1, 39B2, 39B3, 39B4 OB 86 38C1, 38C2, 39C1, 38C6, 38C7, 38C8 38C4 , 38C5 , 39C3 , 39C4 , 39C5 OB 87 35D2, 35D3, 35D4, 35D5, 35E1, 35E2, 35E3, 35E4, 35E5, 35E6 OB 88 3571, 3572, 3573, 3574, 3575, 3576, 3578, 357A Hintergrund:...
  • Seite 106 Funktionsbausteine (FB) Funktionsbausteine (FB) Die nachfolgende Tabelle listet Anzahl, Nummer und maximale Größe der Funktionsbausteine auf, die Sie in den einzelnen CPUs der S7-400 anlegen können. Funktions- CPU 412-1 CPU 412-2 CPU 414 CPU 416 CPU 417 bausteine Anzahl 2048...
  • Seite 107 Funktionen (FC) und Datenbausteine Funktionen (FC) und Datenbausteine Die nachfolgende Tabellen listen Anzahl, Nummer und maximale Größe der Funktionen und Datenbausteine auf, die Sie in den einzelnen CPUs der S7-400 anlegen können. Funktionen CPU 412-1 CPU 412-2 CPU 414 CPU 416 CPU 417...
  • Seite 108 Systemfunktionen Systemfunktionen Nachfolgende Tabellen zeigen die Systemfunktionen, die vom Betriebssystem der S7-400 CPUs bereitgestellt werden, und die Ausfüh- rungszeiten auf der jeweiligen CPU. (X: Funktion vorhanden, Ausführungszeiten lagen bei Drucklegung noch nicht vor). Ausführungszeit in ms CPUs CPUs SFC- 414-4H 414-4H SFC-Name Bedeutung...
  • Seite 109 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) EN_MSG Bausteinbezogene, symbolbezogene und Leittechniksammelmeldungen freigeben Erstaufruf, REQ = 1 Letztaufruf DIS_MSG Bausteinbezogene, symbolbezogene und Leittechniksammelmeldungen sperren Erstaufruf, REQ = 1 Letztaufruf Operationsliste S7-400 A5E00069510-07...
  • Seite 110 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) DPSYC_FR Gruppen von DP-Slaves synchronisieren Erstaufruf, integrierte DP-Schnittstelle, REQ = 1 Zwischenaufruf, integrierte DP-Schnitt- 51 + n* 4 36 + n* 3 28 + n* 2 36 + n* 3 -- stelle, BUSY = 1 Letztaufruf, integrierte DP-Schnittstelle, 51 + n* 4 36 + n* 3 28 + n* 2 36 + n* 3 --...
  • Seite 111 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- 414-4H 414-4H SFC-Name Bedeutung 417-4H 417-4H (solo) (redun- dant) D_ACT_DP Deaktivieren und Aktivieren von DP-Slaves über integrierte DP-Schnitt- stelle, MODE = 0 D_ACT_DP Deaktivieren und Aktivieren von DP-Slaves über integrierte DP-Schnitt- stelle, MODE = 1 Erstaufruf Zwischenaufruf Letztaufruf...
  • Seite 112 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) D_ACT_DP Deaktivieren und Aktivieren von DP-Slaves über externe DP-Schnittstelle, MODE = 1 Erstaufruf Zwischenaufruf Letztaufruf D_ACT_DP Deaktivieren und Aktivieren von DP-Slaves über externe DP-Schnittstelle, MODE = 2 Erstaufruf Zwischenaufruf...
  • Seite 113 Systemfunktionen Ausführungszeit in ms CPU 412 CPUs CPUs 414-4H 414-4H SFC-Name Bedeutung -Nr. 417-4H 417-4H (solo) (redun- dant) DPRD_DAT Konsistente Nutzdaten lesen über integrierte DP-Schnittstelle 3 byte über integrierte DP-Schnittstelle 32 byte über externe DP-Schnittstelle 3 byte über externe DP-Schnittstelle 32 byte...
  • Seite 114 Systemfunktionen Ausführungszeit in ms CPU 412 CPUs CPUs 414-4H 414-4H SFC-Name Bedeutung -Nr. 417-4H 417-4H (solo) (redun- dant) ALARM_SC Quittierzustand der letzten ALARM_SQ- gekommen-Meldung BLKMOV Variable kopieren 60 + 41 + 32 + 41 + 42 + 42 + 0,13...
  • Seite 115 Systemfunktionen Ausführungszeit in ms CPU 412 CPUs CPUs 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung -Nr. -Nr. 417-4H 417-4H (solo) (redun- dant) UPDAT_PI Prozeßabbild der Eingänge aktualisieren (Laufzeitangabe für 1 DI 32 im ZG) AI 8*13Bit UPDAT_PO Ausgänge aktualisieren (Laufzeitangabe für 1 DO 32 im ZG)
  • Seite 116 Systemfunktionen Ausführungszeit in ms CPU 412 CPUs CPUs 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung -Nr. -Nr. 417-4H 417-4H (solo) (redun- dant) Verwerfen neuer Ereignisse DIS_IRT Sperren aller Ereignisse (MODE = 0) Sperren aller Ereignisse einer Alarm- 70 - 190 50 - 145...
  • Seite 117 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- 414-4H 414-4H SFC-Name Bedeutung 417-4H 417-4H (solo) (redun- dant) EN_AIRT Verzögern von Alarmereignissen aufheben beim Aufheben der letzten Verzögerung wenn noch weitere Verzögerungen vor- handen sind RE_TRIGR Zykluszeitüberwachung nachtriggern REPL_VAL Ersatzwert in AKKU 1 übertragen CPU in STOP überführen nicht zu messen WAIT...
  • Seite 118 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- 414-4H 414-4H SFC-Name Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST Liste aller SZL-Ausk. (0000) Liste aller SZL-Ausk. (0F00) Teilliste ”Baugr.-Identifikation” RDSYSST Auslesen aller Datensätze (0011) Auslesen eines Datensatzes (0111) Auslesen der Kopfinfo (0F11) Teilliste ”CPU-Merkmale”...
  • Seite 119 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) Teilliste ”Systembereiche” RDSYSST Auslesen aller Datensätze (0014) Auslesen eines Datensatzes (0114) Auslesen der Kopfinfo (0F14) RDSYSST Teilliste ”Bausteintypen” Auslesen aller Datensätze (0015) Auslesen eines Datensatzes (0115) 165 - 118 -...
  • Seite 120 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST Teilliste “Alarm-/Fehlerzuordnung” 1225 1010 1055 1010 1298 1297 Auslesen aller Datensätze (0021) Auslesen aller Datensätze einer Alarm- 210 - 145 - 115 - 145 - 145 - 365...
  • Seite 121 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) Alternativ: n= Zahl der gel. OBs (235/ (165/ (130/ (165/ (165/ (165/ 375) + 260) + 245) + 260) + 305) + 305) + Auslesen der Kopfinfo (0F22) RDSYSST...
  • Seite 122 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST Teilliste ”Zustandsinfo. Kommunikation” Auslesen Zustandsinfo einer Kommuni- kationseinheit (0232) INDEX=4 RDSYSST Teilliste “Startinfoliste” 190 - 128 - 102 - 128 - 127 - 168 127 - 167 Alle Sync-Fehler-Startinfo einer Prioritäts-...
  • Seite 123 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST Teilliste “Startinfoliste” 190 - 128 - 102 - 128 - 128 - 156 128 - 155 Alle Sync-Fehler-Startereignis einer Priori- tätsklasse (0282) Alle Startereignis einer PK (0382) 210 -...
  • Seite 124 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST Teilliste ”Baugruppenzustandsinfo” 508 + 408 + 508 + n * 22 n * 19 n * 16 n * 19 Auslesen der Zustandsinfo aller gesteck- ten Baugruppen (n=Zahl der DS) (0091) Auslesen der Zustandsinfo aller Baugrup-...
  • Seite 125 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST Teilliste ”Baugruppenzustandsinfo” 200 - 145 - 130 - 145 - einer Baugruppe (dezentral) mit logischer Basisadresse (4C91) Erstaufruf Teilliste ”Baugruppenzustandsinfo” einer Baugruppe (dezentral) mit logischer Basisadresse (4C91) Zwischenaufruf...
  • Seite 126 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST zentral 377 + n* 275 + n* 240 + n* 275 + n * 260 + n * 405 + n * aller Baugruppen im angegebenem Bau- gruppenträger (n=Zahl der DS) (0D91) dezentral...
  • Seite 127 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST zentral Auslesen des Istzustands von Baugruppenträger 0 (0292) dezentral Auslesen Istzustands von DP-System 1 (0292) Auslesen der Kopfinfo (0F92) RDSYSST Teilliste ”Diagnosepuffer”...
  • Seite 128 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST Auslesen aller Kommunikations-Informa- 195 - 138 - 110 - 138 - 140 - 140 - tionen (05A0) 1270 1530 1095 1530 1540 1540...
  • Seite 129 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST dezentral Erstaufruf dezentral Zwischenaufruf, REQ = 0 dezentral Letztaufruf RDSYSST Teilliste ”Diagnosedaten DS 1” Auslesen über physikal. Adresse (00B2) Auslesen eines 16 Byte langen DS 1 RDSYSST Teilliste ”Diagnosedaten DS 1”...
  • Seite 130 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- 414-4H 414-4H SFC-Name Bedeutung 417-4H 417-4H (solo) (redun- dant) RDSYSST Teilliste ”Diagnosedaten DP-Slave” Auslesen über projektierte Diagnose- adresse (00B4) Erstaufruf Zwischenaufruf, REQ = 0 Letztaufruf (6 - 240 Byte) WR_USMSG Anwendereintrag in Diagnosepuffer schreiben mit Meldung ohne Meldung RD_DPARM...
  • Seite 131 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) Vordefinierte dynamische Parameter WR_DPARM schreiben AI 8*13 Bit zentral dezentral Erstaufruf AI 8*12 Bit (2 - 240 Byte) Folge-/Letztaufruf Baugruppe parametrieren PARM_MOD zentral BG/DS-Anzahl/DS-Längen in Byte...
  • Seite 132 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) WR_REC Parameterdatensatz schreiben 390 + 267 + 217 + 267 + 282 + 311 + n * 2,87 n * 2,71 n * 2,52 n * 2,71 n * 2,68...
  • Seite 133 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RD_REC Datensatz lesen 390 + 267 + 218 + 267 + 282 + 342 + n * 3,13 n * 2,90 n * 2,71 n * 2,90 n * 2,97...
  • Seite 134 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) CONTROL den Zustand der Verbindung, die zu einer lokalen Kommunikations-SFB-Instanz ge- hört, abfragen TIME_TCK Millisekundentimer auslesen X_SEND Daten an externen Partner senden 860 - 710 - 765 -...
  • Seite 135 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) X_GET Daten aus externem Partner lesen Erstaufruf, Verbindung aufbauen (1-76 Byte) REQ = 1 Erstaufruf Verbindung vorhanden (1-76 Byte) Zwischenaufruf (1-76 Byte) Letztaufruf, BUSY = 0 450 - 310 -...
  • Seite 136 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) X_ABORT Verbindung zu externem Partner abbre- chen Erstaufruf, REQ = 1 Zwischenaufruf Letztaufruf, BUSY = 0 75 - 500 I_GET Daten aus internem Partner lesen Erstaufruf, Verbindung aufbauen (1-76 Byte) REQ = 1 Erstaufruf Verbindung vorhanden...
  • Seite 137 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) I_ABORT Verbindung zu internem Partner abbre- chen Erstaufruf, REQ = 1 Zwischenaufruf Letztaufruf, ohne / mit Verbindung, 70 / 503 BUSY = 0 Bitfeld im Peripheriebereich setzen 43 + 28 +...
  • Seite 138 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- 414-4H 414-4H SFC-Name Bedeutung 417-4H 417-4H (solo) (redun- dant) SET_CLKS Uhrzeit stellen und Uhrzeitstatus setzen 1169 MODE = 1 MODE = 2 MODE = 3 1167 DP_TOPOL Ermitteln der Bustopologie in einem DP- Mastersystem Erstaufruf, REQ = 1 Zwischenaufruf Letztaufruf BUSY = 0...
  • Seite 139 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- SFC- 414-4H 414-4H SFC-Name SFC-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) READ_SI Auslesen dynamisch belegter System- 176 - 117 - 94 - 117 - 117 - 117 - ressourcen MODE = 0 1807 3574 2859...
  • Seite 140 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- 414-4H 414-4H SFC-Name Bedeutung 417-4H 417-4H (solo) (redun- dant) DEL_SI Freigeben dynamisch belegter System- 176 - 125 - 97 - 125 - 145 - 507 - ressourcen MODE = 1 1289 2666 2131 2666 6954 23875...
  • Seite 141 Systemfunktionen Ausführungszeit in ms CPUs CPUs SFC- 414-4H 414-4H SFC-Name Bedeutung 417-4H 417-4H (solo) (redun- dant) ALARM_D Nicht quittierbare bausteinbezogene Mel- dungen erzeugen Erstaufruf, SIG = 0 -> 1 Leeraufruf SYNC_PI Teilprozessabbild der Eingänge taktsyn- chron aktualisieren SYNC_PO Teilprozessabbild der Ausgänge taktsyn- chron aktualisieren Operationsliste S7-400 A5E00069510-07...
  • Seite 142 Systemfunktionsbausteine Systemfunktionsbausteine Die nachfolgende Tabelle listet die Systemfunktionsbausteine auf, die vom Betriebssystem der S7-400 CPUs bereitgestellt werden, und die Ausführungszeiten auf der jeweiligen CPU (X: Funktion vorhanden, Ausführungszeiten lagen bei Drucklegung noch nicht vor). Ausführungszeit in ms CPUs CPUs SFB- 414-4H 414-4H SFB-Name...
  • Seite 143 Systemfunktionsbausteine Ausführungszeit in ms CPUs CPUs SFB- SFB- 414-4H 414-4H SFB-Name SFB-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) URCV Daten unkoordiniert empfangen (ein Empfangsparameter versorgt) Auftragsaktivierung Auftragsüberprüfung Auftragsende 345 - 232 - 186 - 233 - 243 - 314 - (NDR = 1;...
  • Seite 144 Systemfunktionsbausteine Ausführungszeit in ms CPUs CPUs SFB- 414-4H 414-4H SFB-Name Bedeutung 417-4H 417-4H (solo) (redun- dant) Daten aus remoter CPU lesen (ein Bereich angegeben) Auftragsaktivierung Auftragsüberprüfung Auftragsende, NDR = 1 (1 - 450 Byte) 344 - 231 - 185 - 232 - 243 - 314 -...
  • Seite 145 Systemfunktionsbausteine Ausführungszeit in ms CPUs CPUs SFB- SFB- 414-4H 414-4H SFB-Name SFB-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) START Neustart (Warmstart) oder Kaltstart in re- motem Gerät durchführen Auftragsaktivierung, REQ = 1 Auftragsüberprüfung Auftragsende, DONE = 1 STOP Remotes Gerät in STOP versetzen Auftragsaktivierung, REQ = 1 Auftragsüberprüfung Auftragsende, DONE = 1...
  • Seite 146 Systemfunktionsbausteine Ausführungszeit in ms CPUs CPUs SFB- SFB- 414-4H 414-4H SFB-Name SFB-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) USTATUS Remoten Gerätestatus unkoordiniert emp- fangen Auftragsaktivierung, NDR = 1 Auftragsüberprüfung Auftragsende NOTIFY_8P Bausteinbezogene Meldung ohne Quittie- 561 - 373 - 301 - 373 - 384 -...
  • Seite 147 Systemfunktionsbausteine Ausführungszeit in ms CPUs CPUs SFB- SFB- 414-4H 414-4H SFB-Name SFB-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) ALARM_8 Bausteinbezogene Meldung ohne Begleit- werte für 8 Signale erzeugen Auftragsaktivierung, SIG = 0–> 1 (1 - 420 Byte) Auftragsüberprüfung Auftragsende, DONE = 1 ALARM_8P Bausteinbezogene Meldung mit Begleit- 620 -...
  • Seite 148 Systemfunktionsbausteine Ausführungszeit in ms CPUs CPUs SFB- SFB- 414-4H 414-4H SFB-Name SFB-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) AR_SEND Archivdaten senden Auftragsaktivierung, REQ = 1 (1 - 3000 Byte) Auftragsüberprüfung Auftragsende, DONE = 1 RDREC Datensatz aus einem DP-Slave lesen integrierte DP-Schnittstelle, Erstaufruf (2-16 Byte) Zwischenaufruf...
  • Seite 149 Systemfunktionsbausteine Ausführungszeit in ms CPUs CPUs SFB- SFB- 414-4H 414-4H SFB-Name SFB-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) WRREC Datensatz in einen DP-Slave schreiben integrierte DP-Schnittstelle, Erstaufruf (1-10 Byte) Zwischenaufruf Letztaufruf WRREC Datensatz in einen DP-Slave schreiben externe DP-Schnittstelle, Erstaufruf (2-14 Byte) Zwischenaufruf Letztaufruf...
  • Seite 150 Systemfunktionsbausteine Ausführungszeit in ms CPUs CPUs SFB- SFB- 414-4H 414-4H SFB-Name SFB-Name Bedeutung Bedeutung 417-4H 417-4H (solo) (redun- dant) RALRM Alarm von einem DP-Slave empfangen Laufzeitmessung an externer DP-Schnitt- stelle, MODE = 1, OB 40, OB 83, OB 86 OB 55 bis OB 57, OB 82 OB 70 RALRM Alarm von einem DP-Slave empfangen...
  • Seite 151 SZL-Teilliste SZL-Teilliste SZL-ID Auskunftfunktionen Baugruppen-Identifikation 0111 Ein Identifikationsdatensatz CPU-Merkmale 0012 Alle Merkmale 0112 Merkmale einer Gruppe MC7-Bearbeitungseinheit Zeitsystem Systemverhalten MC7-Sprachbeschreibung Verfügbarkeit von SFCs 0F12 Nur SZL-Teillistenkopfinformation Anwenderspeicherbereiche 0113 Ein Datensatz für den angegebenen Speicherbereich Arbeitsspeicher 0F13 Nur SZL-Teillistenkopfinformation Operationsliste S7-400 A5E00069510-07...
  • Seite 152 SZL-Teilliste SZL-Teilliste, Fortsetzung SZL-ID Auskunftfunktionen Systembereiche 0014 Datensätze aller Systembereiche 0F14 Nur SZL-Teillistenkopfinformation Bausteintypen 0015 Datensätze aller Bausteintypen Zustand der Baugruppen-LEDs 0019 Zustand aller LEDs 0F19 Nur SZL-Teillistenkopfinformation Identifikation einer Komponente 001C Identifikation aller Komponenten 011C Identifikation einer Komponente 0F1C Nur SZL-Teillistenkopfinformation Alarmstatus 0222...
  • Seite 153 SZL-Teilliste SZL-Teilliste, Fortsetzung SZL-ID Auskunftfunktionen Verzögerungsalarm Weckalarm Prozessalarm DP-Alarm Multicomputing- oder Taktsynchronalarm Redundanzalarm Asynchroner Fehleralarm Hintergrund Anlauf Synchroner Fehleralarm Zuordnung zwischen Teilprozeßabbildern und OBs 0025 Zuordnung zwischen allen Teilprozeßabbildern und OBs innerhalb der CPU 0125 Zuordnung zwischen einem Teilprozeßabbild und dem zugehörigen OB 0225 Zuordnung zwischen einem OB und den zugehörigen Teilprozeßabbildern 0F25...
  • Seite 154 SZL-Teilliste SZL-Teilliste, Fortsetzung SZL-ID Auskunftfunktionen Kommunikationszustandsdaten 0132 Zustandsdaten zu einem Kommunikationsteil Diagnose Zeitsystem 0232 Zustandsdaten zu einem Kommunikationsteil CPU-Schutzstufe und Bedienschalterstellungen H-CPU-Sammelinformation 0071 Informationen über den aktuellen Zustand des H-Systems 0F71 Nur SZL-Teillistenkopfinformation Zustand der Baugruppen-LEDs 0174 Zustand einer-LED Geschaltete DP-Slaves im H-System 0C75 Kommunikationszustand zwischen dem H-System und einem geschalteten DP-Slave Operationsliste S7-400...
  • Seite 155 SZL-Teilliste SZL-Teilliste, Fortsetzung SZL-ID Auskunftfunktionen DP-Mastersystem-Information 0090 Informationen über alle der CPU bekannten DP-Mastersysteme 0190 Informationen über ein DP-Mastersystem 0F90 Nur SZL-Teillistenkopfinformation Baugruppenzustandsinformation (Es werden maximal 27 Datensätze geliefert) 0091 Baugruppenzustandsinformation aller gesteckten Baugruppen/Submodule 0191 Zustandsinformation aller Baugruppen/Baugruppenträger mit falscher Typkennung 0291 Baugruppenzustandsinformation aller gestörten Baugruppen 0391...
  • Seite 156 SZL-Teilliste, Fortsetzung SZL-Teilliste, Fortsetzung SZL-ID Auskunftfunktionen Baugruppenträger-/Stationszustandsinformation 0092 Sollzustand der Baugruppenträger im zentralen Aufbau/der Stationen eines DP-Mastersystems, das über eine integrierte DP-Anschaltung angeschlossen ist. 4092 Sollzustand der Stationen eines DP-Mastersystems, das über eine externe DP-Anschaltung angeschlossen ist 0192 Aktivierungsstatus der Stationen eines DP–Mastersystems, das über eine integrierte DP–Anschaltung angeschlossen 0292 Istzustand der Baugruppenträger im zentralen Aufbau/der Stationen eines DP-Mastersystems, das über eine inte- grierte DP-Anschaltung angeschlossen ist.
  • Seite 157 SZL-Teilliste, Fortsetzung SZL-Teilliste, Fortsetzung SZL-ID Auskunftfunktionen Erweiterte DP-Mastersystem-Information 0195 Erweiterte Informationen über ein DP–Mastersystem 0F95 Nur SZL-Teillistenkopfinformation Diagnosepuffer (Es werden maximal 21 Datensätze geliefert) 00A0 Alle im aktuellen Betriebszustand lieferbaren Einträge 01A0 Die neuesten Einträge, die Anzahl wird über dem Index angegeben 0FA0 Nur SZL-Teillistenkopfinformation Diagnosedaten auf Baugruppen...
  • Seite 158 Alphabetisches Verzeichnis der Operationen Alphabetisches Verzeichnis der Operationen Operation Seite Operation Seite )MCR <=D +AR1 <=I +AR2 <=R <D <I <R –D > –I > –R >=D >=I >=R >D >I >R ACOS ASIN Operationsliste S7-400 A5E00069510-07...
  • Seite 159 Alphabetisches Verzeichnis der Operationen Operation Seite Operation Seite ATAN INVD INVI 47 48 49 50 51 53 59 60 LAR1 LAR2 CALL LEAVE LOOP MCR( MCRA MCRD NEGD NEGI NEGR 44 46 Operationsliste S7-400 A5E00069510-07...
  • Seite 160 Alphabetisches Verzeichnis der Operationen Operation Seite Operation Seite 26 30 32 35 36 37 26 32 35 36 37 SPBB PUSH SPBI 39 44 45 SPBIN SPBN RLDA SPBNB RND+ RND– SPMZ RRDA 39 45 SPPZ SAVE Operationsliste S7-400 A5E00069510-07...
  • Seite 161 Alphabetisches Verzeichnis der Operationen Operation Seite Operation Seite TRUNC SQRT 25 31 35 36 37 25 31 35 36 37 54 55 56 59 27 32 35 36 37 27 32 35 36 37 TAR1 TAR2 Operationsliste S7-400 A5E00069510-07...
  • Seite 162 Alphabetisches Verzeichnis der Operationen Operationsliste S7-400 A5E00069510-07...

Diese Anleitung auch für:

Cpu 414Cpu 416Cpu 417