Inhaltsverzeichnis
Werbung
Das Schaltbild (Schema) der Hauptplatine ist auf der vorherigen Seite dargestellt. Das Schaltbild der
Frontplattenplatine ist unten dargestellt. Drei 2-reihige Anschlüsse mit rechtwinkligen Stiften auf der
Hauptplatine verbinden die beiden Platinen. einer hat 2x5-Pins und die anderen zwei jeweils 2x3-Pins.
5.3
Synthetischer Oszillator
Ich beginne immer mit dem Aufbau des VFO eines Radios. Es war das Schwierigste, es richtig zu ma-
chen. Wie kann man diesen analogen LC-abgestimmten VFO genau, driftfrei, zwitschernd, über den er-
forderlichen Bereich abstimmend und mit mechanischem Getriebe erhalten, um feine Frequenzeinstel-
lungen vornehmen zu können? Eine echte Herausforderung. Nicht länger! Jetzt haben wir DDS-ICs (Di-
rect Digital Synthesis) und PLL-ICs (Digital Phase Locked Loop), die kostengünstig und einfach zu bedie-
nen sind und alle Probleme lösen.
Der in diesem Design verwendete Si5351A Syn-
thesizer-Chip bietet drei getrennte Frequenzaus-
gänge mit einem Frequenzbereich von 3,5kHz bis
200MHz. Die Frequenzstabilität wird durch die
27MHz-Quarzreferenz bestimmt. Ziemlich stabil
mit anderen Worten.
Das Blockdiagramm (rechts) stammt aus dem
SiLabs Si5351A-Datenblatt. Kurz gesagt, der 27-
MHz-Referenzoszillator wird mit einem internen
spannungsgesteuerten Oszillator im Bereich von 600 bis 900 MHz (PLL) multipliziert und dann zur Er-
zeugung der endgültigen Ausgangsfrequenz heruntergeteilt. Die Multiplikation und die Division sind
beide gebrochen und daher wird die Frequenzauflösung extrem fein gesteuert. Der Chip hat zwei PLLs
und drei Ausgangsteilereinheiten.
QCX+ assembly Rev 1.03
(deutsche Übersetzung)
165
Werbung
Inhaltsverzeichnis
