Inhaltsverzeichnis
Werbung
Die
CPÜ
besitzt
einen
Eingang
mit
der
Bezeichnung
-OTACK .
Liegt
er
auf
OU,
was
ahne
Brücke
über
R4
und
ICB
(Inverter)
erzwungen
wird,
so
wird
jeder
ZugrifF
mit
maximaler
Geschwindigkeit
durchgeführt.
Wenn
man
eine
der
genannten
Brücken
einsetzt,
ist
das
IC7
174LS16LO,
Bin
Schieberegister,
für
die
-DTACK-Erzeugung
verantuartlich.
Das
Signal
DS
am
CLR-Eingang
des
Sehieberegisters
sargt
daFür,
daß
alle
Ausgange
des
Schieberegisters
auf
OU
liegen,
wenn
ein
2ugr lFF
erfolgen
soll.
Über
die
Brücke
gelangt
das
Null-Signal
an
den
Inverter
und
am
Ausgang
des
Inverters
liegt
jetzt
ein
1-Signal,
das
an
den
-DTACK-Eingang
der
CPU
gelangt.
Die
CPU
wartet
nun
sc
lange,
his
das
-DTACK-Signal
am
Eingang
wieder
auf
0
geht.
Dies
geschieht
nun
in
Abhängigkeit
von
der
Bruckenstellung.
Denn
unmittelbar
nachdem
das
-DS-Signa 1
auf
0
geht,
um
einen
Zugriff
zu
Signalisieren,
wird
eine
1,
die
an
den
Pins
1
und
2
dauernd
anliegt,
durch
den
Schiebetakt
an
CLK
der
Reihe
nach
von
Ausgang
A
nach
Ausgang
H
durchgeschoben.
Wenn
die
Brücke
zum
Beispiel
an
D
angeschlossen
wurde,
kämmt
das
1-Signal
erst
nach
dem
vierten
Schiebetakt
am
Ausgang
D
an.
Also
wird
der
-DTACK-Emgang
cier
CPU
nach
dem
vierten
Takt
auf
0
gehen
und
die
CPU
wird
erst
jetzt
den
Zugriff
abschließen.
Zusatz lieh
ist
die
EusieitLung
-WA IT
in
die
-DTACK-Erzeugung
mit
einbezogen.
Dadurch
kennen
auch
andere
Karten
die
CPU
anhalten,
mann
sie
mit
einem
-WAIT-Signal
anzeigen,
daß
sie
noch
Zeit
benötigen.
Dieses
wird
z.E.
beim
Batrieh
mit
dynamischen
Speicher-
veriuendat.
a) Ein Schreibzugnff (Signale auf dem Bus)
0
0
PHI
8
-MREQ
1
-1ORQ
1
-WR
a
-rd
9
-WAIT
e
b) Ein Lesezugnrr
c)
Ein I/O-Zugriff (schreibend)
j
I
n
ri
i
I
r~L
_r~L
i
phi
0
-MREQ
"
I
-]ÜRQ
1
-WR
9
-RD
0
-WftIT
Bild
21:
einige
Timing-Diagc-arrrr.e
von der
TPUSBCOO
22
Werbung
Inhaltsverzeichnis
