Inhaltsverzeichnis
Werbung
VIPA System 300S
LADDR+28
15
14
13
res.
res.
res.
Status-Sysfail-Register
Master > CPU
LADDR+32
15
14
13
res.
res.
res.
HB140 | CP | 342-2IA71 | de | 17-22
12
11
10
res.
res.
res.
res.
n
Bit 1: DPM-Node-Par-Ready 1
–
1: IBS-Master ist parametriert.
–
0: IBS-Master ist nicht parametriert.
Falls im Parametrierungsspeicher des IBS-Master eine Parametrierung gespeichert
wurde, beginnt der IBS-Master unmittelbar nach Erreichen des Zustandes READY mit der
Abarbeitung der im Parametrierungsspeicher hinterlegten Kommandos. Das Bit 1 wird
vom IBS-Master gesetzt, nachdem alle Kommandos aus dem Parametrierungsspeicher
bearbeitet worden sind.
In diesem Register wird eine eventuelle Funktionsstörung der CPU angezeigt.
12
11
10
x
res.
res.
res.
n
Bit 12:
–
1: Funktionsstörung der CPU.
–
0: keine Funktionsstörung der CPU.
Dieses Bit setzt der IBS-Master, wenn durch den Interrupt IRQHOSTL eine Funktionsstö-
rung der CPU gemeldet wird. In diesem Fall werden alle Ausgänge der INTERBUS-Teil-
nehmer auf "0" gesetzt. Zusätzlich leuchtet die Diagnose-LED "HF".
9
8
7
6
res.
res.
res.
9
8
7
6
res.
res.
res.
5
4
3
res.
res.
res.
res.
5
4
3
res.
res.
res.
res.
Einsatz
Registerbelegung
2
1
0
x
res.
2
1
0
res.
res.
41
Werbung
Inhaltsverzeichnis
