Seite 3
Die Informationen in diesem Handbuch wurden sorgfältig überprüft und können als zutreffend angenommen werden. Dennoch sei ausdrücklich darauf verwiesen, daß die Firma SYS TEC electronic GmbH weder eine Garantie noch die juristi- sche Verantwortung oder irgendeine Haftung für Folgeschäden übernimmt, die auf den Gebrauch oder den Inhalt dieses Handbuches zurückzuführen sind.
Netzteil, Kommunikationsschnittstellen, Taster, LED's. und Erweiterungsmöglichkeiten. Die Funktionen können dort nachgelesen werden. Viele Teile davon werden auch vom ECUcore-EP3C benutzt. Dieses Handbuch beschreibt nur die Ergänzungen für das ECUcore-EP3C und wie das Modul vorhanden Peripherie nutzt. In diesem Handbuch sowie im dazugehörigen Schaltplan werden low aktive Signale durch einen Schrägstich "/"...
Artikel-Nr. Bezeichnung 4002010 Developmentboard EP3C 4001018 ECUcore-EP3C Das ECUcore-EP3C besitzt die folgende Konfiguration: - FPGA Altera Cyclon III Typ: EP3C25F256I7N - serieller Flash für FPGA ST M25P80-VMN6P - highspeed SRAM 2MiB an 32bit-Datenbus - SPI-EEPROM 32kiB - 2x Ethernet-PHY - 50MHz Oszillator...
Sockel. Sockel (Bezeichnung X701 im RM 2.54) ist für das ECUcore-EP3C. Der zweite Sockel (Bezeichnung X100 im RM 1.27) ist für ein optionales ECUcore-9G20, welches als Host-CPU verwendet werden kann. 4 Pinbelegung ECUcore-EP3C Das folgende Bild zeigt das ECUcore-EP3C mit Ansicht auf die Buchsenleisten.
5.2 Host-CPU mit parallelem Interface Für die Variante mit ECUcore-9G20 als Host-CPU wird folgende Jumperkonfiguration empfohlen. Dabei werden die IO-Signale des ECUcore-EP3C als paralleler Adress-Datenbus an das ECUcore-9G20 angeschlossen. Die LEDs und Taster sind mit dem ECUcore-9G20 verbunden. Abbildung 3 Jumper-Positionen für Host-CPU mit parallelem Interface...