Memory - Peak System PEAK-gridARM Eval Board Handbuch

1 2
U100C
D0 156
D0 DQM0_A0
D1 155
D1 NWR2_DQM2_A1
D2 154
D2 A2
D3 153
D3 A3
D4 152
D4 A4
D5 138
D5 A5
D6 136
D6 A6
A
D7 134
D7 A7
D8 133
D8 A8
D9 132
D9 A9
D10 131
D10 A10
D11 130
D11 A11
D12 129
D12 A12
D13 128
D13 A13
D14 127
D14 A14
D15 126
D15 A15
D16 187
PCK2_PA16 BA0_A16
D17 186
PCK3_PA17 BA1_A17
D18 185
SCK1_PA18 A18
D19 184
RTS1_PA19 A19
D20 182
CTS1_PA20 A20
D21 180
TXD1_PA21 NAND_ALE_A21
D22 178
RXD1_PA22 NAND_CLE_A22
D23 176
TCLK0_PA23 PCK0_A23_PA14
D24 17
TCLK1_PA24
D25 15
TCLK2_PA25
D26 13
TIOA0_PA26 CAS
D27 11
TIOB0_PA27 RAS
D28 9
TIOA1_PA28 SDA10
D29 7
TIOB1_PA29 SDRAMCKE
D30 5
TIOA2_PA30 SDWE
D31 3
TIOB2_PA31 SDRAMCLK
NRD
NWR0
B
DQM1_NWR1
DQM3_NWR3
NCS0
SDCS_NCS1
NCS2
NAND_CS_NCS3
GRIDARM-208
16bit wide NOR flash
NOR flash x 16
U204
DQM2_A1 25
A0 DQ0
A2 24
A1 DQ1
A3 23
A2 DQ2
A4 22
A3 DQ3
A5 21
A4 DQ4
A6 20
A5 DQ5
A7 19
A6 DQ6
A8 18
C
A7 DQ7
A9 8
A8 DQ8
A10 7
A9 DQ9
A11 6
A10 DQ10
A12 5
A11 DQ11
A13 4
A12 DQ12
A14 3
A13 DQ13
A15 2
A14 DQ14
A16_BA0 1
A15 DQ15
A17_BA1 48
A16
A18 17
A17 BYTE#
A19 16
A18
A20 9
A19 VCC
3V3 A21 10
A20
A22 13
A21
R200 RY/BY
C210
10k
100nF WProt_Bootblk_NOR16 14
ACC
uC-Reset 12
RESET
OE_NORflash 28
OE
WE_NORflash 11
WE VSS
26
CE VSS
GND GND
JP200
NCS0_NORflash SST38VF64
JP201
NCS0_NORflash
D
NCS2_NORflash32
uC-Reset
uC-Reset
valid combinations:
JP200 closed AND JP201 2-3
JP200 open AND JP201 1-2
1 2
3
125 DQM0_A0
122 DQM2_A1
118 A2
116 A3
112 A4
109 A5
108 A6
105 A7
28 A8
29 A9
31 A10
32 A11
33 A12
34 A13
35 A14
40 A15
42 A16_BA0
45 A17_BA1
46 A18
47 A19
48 A20
49 A21
51 A22
189 A23
39 CAS
41 RAS
43 A10_SDRAM
117 CKE_SDRAM
119 WE_SDRAM
121 R207 33R CLK_SDRAM
197 OE_NORflash
16 WE_NORflash
196 DQM1
85 DQM3
103 NCS0_NORflash
181 NCS1_SDRAM
115 NCS2_NORflash32
102
uC CONSTRAINT:
With BMS=0, NOR access at startup is 16bit only.
AVOIDANCE#1:
Accepted because cheap !
29 D0
BMS=0, 16bit wide NOR flash only (starting with A1).
31 D1
Probably too slow for X-I-P.
33 D2
35 D3
AVOIDANCE#2:
38 D4
BMS=1, starts a "micro loader" from SPI flash,
40 D5 which in turn sets the registers to 32 bit access
and then loads UBOOT from the 32bit wide NOR flash
42 D6
(and all the rest, maybe X-I-P).
44 D7
Slow start, but X-I-P lateron possible...
30 D8
32 D9
AVOIDANCE#3:
34 D10
BMS=0, all three NOR chips populated,
36 D11
a small 16 bit NOR on "-CS0" to load UBOOT from,
39 D12
a large 32bit NOR on "-CS2" for all the other things.
41 D13
X-I-P possible...
43 D14
45 D15
R202 1k
47
3V3
37 hi=16bit mode
3V3
3V3
C204 C205
15 100nF 2.2uF
R206
C211
10k
100nF
GND
46
27
GND
GND
CS_NORflash32
uC-Reset
3
4 5
32bit wide SDRAM
SDRAM x 16
U200A
A2 23 2 D16
A0 DQ0
A3 24 4 D17
A1 DQ1
A4 25 5 D18
A2 DQ2
A5 26 7 D19
A3 DQ3
A6 29 8 D20
A4 DQ4
A7 30 10 D21
A5 DQ5
A8 31 11 D22
A6 DQ6
A9 32 13 D23
A7 DQ7
A10 33 42 D24
A8 DQ8
A11 34 44 D25
A9 DQ9
A10_SDRAM 22 45 D26
A10 DQ10
A13 35 47 D27
A11 DQ11
A14 36 48 D28
A12 DQ12
50 D29
DQ13
A16_BA0 20 51 D30
BA0 DQ14
A17_BA1 21 53 D31
BA1 DQ15
DQM3 39
DQMH
DQM2_A1 15
DQML
CKE_SDRAM 37
CKE
CLK_SDRAM 38
CLK
NCS1_SDRAM 19
CS
RAS 18
RAS
CAS 17
CAS
WE_SDRAM 16
WE
MT48LC32M16A2
U200B
28 1
VSS VCC
41 14
VSS VCC
54 27
VSS VCC
6 3
VSSQ VCCQ
12 9
VSSQ VCCQ
46 43
VSSQ VCCQ
52 49
VSSQ VCCQ
GND MT48LC32M16A2
32bit wide NOR flash
NOR flash x 16
U202
A2 25 29 D16
A0 DQ0
A3 24 31 D17
A1 DQ1
A4 23 33 D18
A2 DQ2
A5 22 35 D19
A3 DQ3
A6 21 38 D20
A4 DQ4
A7 20 40 D21
A5 DQ5
A8 19 42 D22
A6 DQ6
A9 18 44 D23
A7 DQ7
A10 8 30 D24
A8 DQ8
A11 7 32 D25
A9 DQ9
A12 6 34 D26
A10 DQ10
A13 5 36 D27
A11 DQ11
A14 4 39 D28
A12 DQ12
A15 3 41 D29
A13 DQ13
A16_BA0 2 43 D30
A14 DQ14
A17_BA1 1 45 D31
A15 DQ15
A18 48
A16
A19 17 47 hi=16bit mode
A17 BYTE#
A20 16
A18
A21 9 37
A19 VCC
A22 10
A20
A23 13
A21
15
RY/BY
WProt_Bootblk_NOR32 14
ACC
uC-Reset 12
RESET
OE_NORflash 28
OE
WE_NORflash 11 46
WE VSS
CS_NORflash32 26 27
CE VSS
GND
GND
SST38VF64
WProt_Bootblk_NOR32
CS_NORflash32
uC-Reset
4 5
6
SDRAM x 16
U201A
A2 23 2
A0 DQ0
A3 24 4
A1 DQ1
A4 25 5
A2 DQ2
A5 26 7
A3 DQ3
A6 29 8
A4 DQ4
A7 30 10
A5 DQ5
A8 31 11
A6 DQ6
A9 32 13
A7 DQ7
A10 33 42
A8 DQ8
A11 34 44
A9 DQ9
A10_SDRAM 22 45
A10 DQ10
A13 35 47
A11 DQ11
A14 36 48
A12 DQ12
50
DQ13
A16_BA0 20 51
BA0 DQ14
A17_BA1 21 53
BA1 DQ15
DQM1 39
DQMH
DQM0_A0 15
DQML
CKE_SDRAM 37
CKE
CLK_SDRAM 38
CLK
NCS1_SDRAM 19
CS
RAS 18
RAS
CAS 17
CAS
WE_SDRAM 16
WE
MT48LC32M16A2
U201B
28 1
VSS VCC
41 14
VSS VCC
3V3 54 27
VSS VCC
6 3
C201 VSSQ VCCQ
12 9
C200
VSSQ VCCQ
2.2uF 46 43
100nF
VSSQ VCCQ
52 49
VSSQ VCCQ
GND GND MT48LC32M16A2
NOR flash x 16
U203
A2 25 29
A0 DQ0
A3 24 31
A1 DQ1
A4 23 33
A2 DQ2
A5 22 35
A3 DQ3
A6 21 38
A4 DQ4
A7 20 40
A5 DQ5
A8 19 42
A6 DQ6
A9 18 44
A7 DQ7
A10 8 30
A8 DQ8
A11 7 32
A9 DQ9
A12 6 34
A10 DQ10
A13 5 36
A11 DQ11
A14 4 39
A12 DQ12
A15 3 41
A13 DQ13
A16_BA0 2 43
A14 DQ14
A17_BA1 1 45
A15 DQ15
A18 48
A16
A19 17 47
A17 BYTE#
A20 16
A18
A21 9 37
3V3 A19 VCC
A22 10
C206 C207 A20
A23 13
A21
100nF 2.2uF 15
RY/BY
WProt_Bootblk_NOR32 14
ACC
GND uC-Reset 12
RESET
OE_NORflash 28
OE
WE_NORflash 11 46
WE VSS
CS_NORflash32 26 27
CE VSS
SST38VF64
6
7 8
D0
D1
D2
A
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
B
3V3
C203
C202
2.2uF
100nF
GND
R204 1k
3V3
hi=16bit mode
D0
D1
D2
D3
D4
D5
D6
D7
C
D8
D9
D10
D11
D12
D13
D14
D15
hi=16bit mode
3V3
C208 C209
100nF 2.2uF
GND
GND
D
C PEAK-System Technik GmbH
Title:
PEAK-gridARM-EVB
Sheet:

Memory

PEAK-System Technik GmbH
Otto-Röhm-Str. 69
Customer: Version: 1.2
D-64293 Darmstadt
Variant:
*
Engineer: StS
*
Date: 30.05.2012
File: Memory.SchDoc Page 2 of 6
7 8