Inhaltsverzeichnis
Werbung
3.3.3
Pinbelegung der Stiftleisten
Beschreibung der Signale
IOWR
out, aktiv low
IORD
out, aktiv low
CS2..7
out, aktiv low
RST
out, aktiv low
CSALL
out, aktiv low
INT
out I
OSCILL
out
CLKPCI
out
A0..A4
out
D0..D7
in/out
CS0
intern
XD
out/intern
XE
out/intern
Seite 12
IOWR
IORD
CS7
CS6
CS5
CS4
CS3
CS2
RST
CSALL
INT
OSCILL
CLKPCI
Schreiben auf eine I/O-Adresse
Lesen von einer beliebigen I/O-Adresse
Zugriff auf einen bestimmten Port-Bereich
CS2..Port+04..07
CS3..Port+10..1F
CS4..Port+08
CS5..Port+09
CS6..Port+0A
CS7..Port+0B
Zurücksetzen aller Signalleitungen
mit gültigen Adressen und Daten kann auf den
Datenbus geschrieben oder gelesen werden
Interrupt-Signal des PCI-Busses
Taktsignal des lokalen Oszillators
Takt des PCI-Busses
Adreßleitungen zur Auswahl der Chip selects
8 Bit Datenbus
CS0..Port+00..03 write
CS1..Port+00..03 read
Technische Hardware Beschreibung
A4
A3
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
XD
XE
Produktbeschreibung
Werbung
Inhaltsverzeichnis
