Liste der Debug-Schalter
Tabelle 17. SW2-Einstellungen
SW2
CPLD_DBG_JMPR1
CPLD_DBG_JMPR2
Tabelle 18. SW6-Einstellungen
SW6
XDP_CPU_NOA_STRAP2
XDP_CPU_NOA_STRAP5
XDP_CPU_NOA_STRAP3
XDP_CPU_NOA_STRAP14
Tabelle 19. SW5-Einstellungen
SW5
BMC_MFG_MODE_JMP_N
BMC_BSP_UART_SEL_N
BIOS_TEST_MODE_1_N
BIOS_TEST_MODE_2_N
NO_BMC_PWR_ON_POLICY_
N
ME_FW_RECOVERY_N
CPLD_BMC_PORST_N
NC_DIPSW8_SPARE2
Tabelle 20. P1-Einstellungen
P1
PRIMROM_SPI_CS_N
BISON_SPI_CS_N
Grafik – Technische Daten
Die Plattform unterstützt die folgenden Videoauflösungen und Bildwiederholfrequenzen.
34
Elektronik und Platine
Position
SW2.1
SW2.2
Position
SW6.1
SW6.2
SW6.3
SW6.4
Position
SW5.1
SW5.2
SW5.3
SW5.4
SW5.5
SW5.6
SW5.7
SW5.8
Position
P1.1
P1.2
Standardeinstellung
AUS
AUS
Standardeinstellung
AUS
AUS
AUS
AUS
Standardeinstellung
AUS
AUS
AUS
AUS
AUS
AUS
AUS
AUS
Standardeinstellung
AUS
AUS
Nur zur internen Verwendung – Vertraulich
Funktion
Reserviert für CPLD-Debugging
Reserviert für CPLD-Debugging
Funktion
AUS: normal
EIN: Umkehrung der
PCI Express x16-Lane-
Nummerierung (PEG 10/11)
OFF: x16
ON: 2x8
AUS: normal
EIN: XDP-Debugging aktivieren
AUS: normal
EIN: Umkehrung der PEG62/
PEG60-Lanes
Funktion
Herstellermodus
UART-Auswahl
BIOS-Testmodus 1
BIOS-Testmodus 2
NO_BMC_PWR_ON_POLICY_
R
ME_FW_RECOVERY_N_R
BMC_PORST_EN_SW_N
Reserviert
Funktion
Vom primären ROM starten
Von BISON starten