Werbung
siert worden. Dazu wird das Ausgangssigna!l von U4-1 Uber
C109/R117 dem Rectifier in U3 zugefuhrt. Bei Uberschreiten
der Flu&spannung von Q7 liefert dieser dann ca. 450 pA LED-
Spitzenstrom.
3.2.2.
HF-LEITERPLATTE
vco (03/01/04)
Der VCO
im SK5012-U
ist bei einer MeRbandbreite
von
300 Hz bis 3 kHz in vielfacher Hinsicht auf minimales Phasen-
rauschen
optimiert.
Der effektive Oszillatorst6rhub betragt
nur ca. 1,9 Hz bis 3 Hz. Dies entspricht Signal-/Rauschabstan-
den des VCO-Signals von 80 bis 83 dB.
Zur Reduzierung von Ruckwirkungen befindet sich der VCO
in einer Abschirmkammer.
In dieser befindet sich auch der
Einsteller C13, mit dem die PLL-Rastung beeinflu&t werden
kann.
RIPPLE FILTER (Q102/0103/0104)
Um den VCO mit einer mdglichst gut geglatteten Gleichspan-
nung zu versorgen,
ist eine Siebschaltung erforderlich.
Die
Schaltung besteht aus den Transistoren Q102 bis Q104. Be-
zugsgréke des Reglers ist die Spannung an der Basis von
Q104-1. Diese betragt 95% der Betriebsspannung. Um eine
maximal grof&e Ausgangsspannung
abgleichfrei zu erhalten,
ist die BezugsgréRe schwimmend
und nicht mit eigener Re-
ferenz ausgefuhrt.
ENDSTUFE (Q5/06/Q9)
Durch
Anpassung
mit Serieninduktivitéten
zwischen
den
3 Stufen ist der Frequenzgang der Verstarkung linearisiert
und eine Verstarkung von 42 dB méglich.
Die groke Verstaérkung erméglicht den Betrieb der Endstufe
mit -18dBm
Steuerleistung.
Daher
kann die Kaskode
mit
3 mA Gleichstrom versorgt werden.
Die Endstufe mit Q9 erzeugt ca. 13,5 bis 15 dBm Ausgangs-
leistung. Diese kann mit den Einstellern C40 und C46 abge-
glichen werden. Bis zu einer Frequenz von 960 MHz arbeitet
die Endstufe mit ca. 5 dB Kompression.
STROMREGELUNG
(Q7/Q8)
Die Stromregelung mit Q7 und Q8 ist mit 1% tolerierten Wi-
derstanden und komplementaren Transistoren aufgebaut und
damit prazise, temperaturstabil und abgleichfrei. Die Stromre-
gelung schaltet die Endstufe ab bei:
-
ausgerasteter PLL
-
Betatigung des OFF-Schalters
-
Betriebsspannungen < 1,6 V
Die Endstufe und die Stromregelung befinden sich gemein-
sam in dem zweiten Abschirmgehause der HF-Leiterplatte
FREQUENZAUFBEREITUNG
(U101 - U106)
Die Frequenzaufbereitung
erfolgt mit Hilfe der Bausteine
U101 (Vorteiler), U102 (PLL), U103 (Frequenzdatenspeicher)
und
U104 (Microprocessor).
Als Resetgenerator
dient der
Baustein U105. Er setzt bei Betriebsspannungen unter 4,5 V
den Mikroprozessor U104 zurtick.
Der Prozessor dient allein der PLL-Steuerung.
Er liest nach
dem Einschalten des Empfangers oder nach Frequenzwech-
sel die Position des Kanalschalters $2. Danach erfolgt das
Auslesen der Kanaldaten aus dem EEPROM U103. Anschlie-
Rend wird der Teiler der PLL programmiert. Das PLL-IC ver-
gleicht die aus dem Taktgenerator (Y101) des Mikroprozes-
sors erzeugte
Referenzfrequenz von 4 MHz
mit der durch
Overload indication consists of the second rectifier in the U3
HiDyn plus™ component and the Q7 transistor. For this pur-
pose, the U4-1 output signal is routed via C109/R117 to the
rectifier integrated in U3. When the Q7 forward voltage is ex-
ceeded the rectifier supplies an LED peak current of approx.
450 LA.
3.2.2
RF PCB
vCco (03/01/04)
The SK 5012-U VCO is optimized in a variety of ways to ensu-
re minimum phase noise at a measuring bandwidth between
300 Hz and 3 kHz. The effective oszillator noise deviation is
only between approx. 1.9 Hz and 3 Hz. This corresponds to a
signal-to-noise ratio of the VCO
signal between
80 dB and
83 dB.
To reduce interference, the VCO is installed in a screening
chamber which also contains the C13 adjuster used to adjust
the PLL indexing.
RIPPLE FILTER (Q102/0103/0104)
A filter circuit is required to ensure supply of a well-filtered di-
rect current to the VCO. The circuit consists of the Q102,
Q103 and Q104 transistors. The reference value of the cont-
roller is the voltage at the base of 0104-1. This voltage is
95% of the operating voltage. To maintain a maximum output
voltage without alignment the reference value is a floating va-
lue, i.e. it does not have its own reference.
OUTPUT STAGE (05/Q06/Q9)
Adaptation by means of series inductances between the
3 stages linearizes the frequency response and makes it pos-
sible to achieve a gain of 42 dB.
Due to this high gain the output stage can be operated at a
contro! power of -18 dBm. For this reason, a direct current of
3 mA can be supplied to the cascode.
The output stage with Q9 generates an output power bet-
ween approx. 13.5 and 15 dBm. This output power can be ali-
gned by means of the C40 and C46 adjusters. Up to a fre-
quency
of 960 MHz
the
output
stage
operates
with
a
compression of about 5 cB.
CURRENT CONTROL (Q7/Q8)
The current control with Q7 and Q8 is made up of resistors
with
a tolerance
of 1%
and
complementary
transistors.
Therefore, the current control is precise, temperature-stable
and does not have to be aligned. The current control swit-
ches off the output stage, if:
—
the PLL is not locked
-
the OFF switch is activated
—
the operating voltage falls below 1.6 V
Both the output stage and the current control are installed in
the second screening housing of the RF PCB.
FREQUENCY PROCESSING (U101 - U106)
Frequency processing is realized by means
of the compon-
ents U101 (prescaler), U102 (PLL), U103 (frequency data me-
mory), and U104 (microprocessor). The U105 component is
the reset generator resetting the U104 microprocessor when
the operating voltage falis below 4.5 V.
The processor is exclusively used for contro! of the PLL. After
powering up or changing the frequency the processor reads
the position of the S2 channel selector switch. Then, the pro-
cessor reads out the channel data from the U103 EEPROM.
Subsequently,
the divider of the PLL is programmed.
The
PLL IC compares the reference frequency of 4 MHz genera-
ted by the microprocessor's clock generator (Y101) to the
SK 5012-U
01/02- 9
Werbung
