Werbung
D/A Converter (TD6709N)
This IC, incorporating a sample and hold circuit, is a dual
slope
single
integrating
16-bit
D/A
converter
corresponding to sampling frequency 44.1 kHz. Data are
outputted by alternating channels (right and left).
Pin No.
Terminal Name
Function
1
Vcca
Analog positive power supply terminal, +5 V
2
Vece
ELC logic power supply terminal, +5 V
3
BCK
Bit clock input terminal
Duty cycle =50 %, f=L4,112 MHz
Vecd
+5V
NC
Not used
Not used
pin 3 (BCK) falling edge.
LRCK
Input data. Input of Lch and Rch command signal Inputs synchronizing with pin
3 (BCK) falling edge.
| 9 [GND
|
Ground terminal
Digital power supply terminal,
i
7
DATA
PCM data input terminal
Bitwise serial (every 16 bits or others) input from MSB side synchronizing with
Ea
ae
Oscillator circuit input/output terminal
11
To connect SAW resonator or
12
crystal oscillator
13 _| Vece
14
sVeea
Analog negative power terminal, -5 V
15
Veea
Analog negative power terminal, -5 V
16
RSO
Rch sample and hold amplifier output terminal
17
RSI
Rch sample and hold amplifier negative input terminal
18
OSR
Rch output offset adjusting termina!
19 | RIO
20
Ril
Rch integrating amplifier negative input terminal
Discharge circuit reference voltage terminal
| 22
[lai
Current source fine adjustment terminal
Reference current input terminal
GNDS
i
[25 [GNOA
| Analog ground terminal
SSCS
L
L
25
26
It
Lch integrating amplifier negative input terminal
27
10
Lch integrating amplifier output terminal
Lch output offset adjusting terminal
29
LS!
Lch sample and hold amplifier negative input terminal
Lch sample and hold amplifier output terminal
|
30 | LSO
~27—
SM-A75H/E
SM-A75H/E
O
Analog-Digital-Umsetzer (TD6709N)
Dieser aus einem
Abtast-
und Belegungsschaltkreis
bestehende
IC
ist
ein
einfach
integrierter
Doppelschleifen/16-Bit
Digital-Analog-Umsetzer,
welcher einer Abtastfrequenz von 44,1 kHz entspricht.
Daten werden Uber wechselnde Kanale (rechts und links)
ausgegeben.
Stift-Nr. | Anschlu&-bezeichnung
| Funktion
Vere
ack
Ved
PCM-Dateneingangsanschlu8&. Bitweise, Serielle Eingabe (aile 16 Bits oder
andere) vom héchstwertigen Bit (Synchronisierung mit der absteigenden
Signalwellenkante von Stift 3).
Eingangsdaten. Eingang fir Befehlssignal von linkem und rechtem Kanal
(Synchronisierung mit der absteigenden Signalwellenkante von Stift 3).
Masseanschlu&
Eingangs-/Ausgangsanschlu8 fiir Oszillator-Schaltkreis
Zum Anschlu& des akustischen Oberwellen-Resonators (SAW) oder
DATA
LRCK
Quarzoszillators
Vcce
Spannungsversorgung fiir logischen Ablaufsteuersprachenteil, +5V
Veea
Analoger, negativer Spannungsversorgungs-AnschluB, -5V
;
Veea
Analoger, negativer Spannungsversorgungs-AnschluB, -5V
Rechter Kanal; Ausgangsanschlu& fiir Abtast- und "Hold"-Verstarker
Rechter Kanal; negativer EingangsanschluB fiir Abtast- und "Hold"-Verstarker
Rechter Kanal; "Offset'-Einstellanschlu&
1
NM)
NM
th
—
N
NDS
GNDA
OSL
Linker Kanal; Ausgangs-" Offset"-Einstellanschl-u&
LSI
Linker Kanal; negativer Eingangsanschluf fir Abtast- und "Hold"-Verstarker
LSO
Linker Kanal; Ausgangsanschluf® fiir Abtast- und "Hold"-Verstarker
i)
25
26
27
28
29
Clic
G@)
< |<
| <1
Z2\|2
<
—28—
Werbung
