Adress-Bus ( P i n s 21 b i s 3 4 ) :
Der
1 4 - B i t - A d r e s s - B u s
Waehrend P PHI2=1 i s t , s i n d d i e A d r e s s p i n s auf Eingabemodus ge-
s c h a l t e t . I n diesem Modus h a t d e r Mikroprozessor Z u g r i f f a u f j e -
des der 16 V I C - K o n t r o l l r e g i s t e r . Die oberen 6 P i n s d e s A d r e s s b u s '
(ADR
08 b i s ADR 13) wirken im Eingabemodus a l s C h i p - S e l e c t - P i n s .
E i n e "wahre" C h i p - S e l e c t - B e d i n g u n g i s t e i n g e t r e t e n , wenn:
ADR 13=ADR 11=ADR 09=ADR 08=0 und ADR 12=1,
was e i n e r V I C - C h i p - S e l e c t - A d r e s s e von $1000 e n t s p r i c h t . Die u n t e -
ren
4 P i n s
d e s A d r e s s b u s '
t r o l l r e g i s t e r - S e l e c t - T e i l
i s t , s i n d d i e A d r e s s p i n s a u f Ausgabemodus g e s c h a l t e t , wenn Daten
( Z e i c h e n - oder
w i r d
50 ns nach
b l e i b t e s b i s z u r p o s i t i v e n F l a n k e von P PHI2.
S c h r e i b e n / L e s e n ( P i n 4 ) :
Dies i s t beim 6561 e i n r e i n e s E i n g a n g s s i g n a l und s t e u e r t den Da¬
t e n f l u s s z w i s c h e n V I C und M i k r o p r o z e s s o r . Wenn d a s S c h r e i b / L e s e -
S i g n a l auf Masse l i e g t
s i n d , kann d e r M i k r o p r o z e s s o r
r e g i s t e r
s c h r e i b e n . L i e g t
so
l i e s t
d e r M i k r o p r o z e s s o r
r e g i s t e r .
Beachten S i e , d a s s der D a t e n a u s t a u s c h zwischen P r o z e s s o r und V I C
nur b e i P PHI2=1 moeglich
die
Anzeige
hochgehalten
e i n e S p e i c h e r z e l l e s c h r e i b t .
Datenbus ( P i n s 5 b i s 1 6 ) :
Der 12-Bit-Datenbus d e s VIC6561 (DATA 00 b i s DATA 11) i s t i n zwei
B e r e i c h e u n t e r t e i l t . D i e u n t e r e n
dienen sowohl dem D a t e n a u s t a u s c h m i t dem M i k r o p r o z e s s o r a l s auch
zum
Lesen
von anzuzeigenden
(DATA 08 b i s DATA 11) a u s s c h l i e s s l i c h
und Modus-Informationen d i e n e n .
Waehrend
P
PHI2=1
P r o z e s s o r
und V I C ueber
P PHI1=1 l i s t
DATA 0 7 .
M a s t e r - O s z i l l a t o r - T a k t e i n g a n g (PHI 1 und PHI 2, P i n s 39 und 3 8 ) :
VIC6561 b e n o e t i g t e i n e n 4,433618-MHz-Takt f u e r den PAL-Standard.
Die
T a k t s i g n a l e
ueberlappen.
(ADR 00 b i s ADR
(ADR 00 b i s ADR 0 3 ) dienen
d e r E i n g a b e a d r e s s e . Waehrend P PHI1=1
F a r b z e i g e r ) g e l e s e n werden. D i e Adresse
d e r p o s i t i v e n
und d i e Chip-Select-Bedingungen
d a s S c h r e i b / L e s e - S i g n a l
i s t . B e i P PHI1=1 l i e s t V I C Daten f u e r
a u s dem
S p e i c h e r , wobei
werden muss, um zu v e r h i n d e r n , d a s s V I C i n i r g e n d
i s t , werden
DATA 00
V I C anzuzeigende
muessen
5
13) i s t b i d i r e k t i o n a l .
F l a n k e von P PHI1 g u e l t i g und
i n d a s angewaehlte
aus dem angewaehlten
d a s S c h r e i b - / L e s e - S i g n a l
8 B i t s
(DATA 00 b i s DATA 0 7 )
Daten, waehrend
z u r Uebernahme von F a r b -
a u s s c h l i e s s l i c h
b i s DATA 07 u e b e r t r a g e n . B e i
Daten ( Z e i c h e n ) ueber DATA 00 b i s
V betragen
und d u e r f e n
197
a l s Kon-
von V I C
e r f u e l l t
V I C - K o n t r o l l -
dagegen hoch,
V I C - K o n t r o l l -
d i e oberen
4 B i t s
Daten
z w i s c h e n
s i c h
n i c h t