Werbung
tion zu aktivieren, geht man wie folgt vor:
- kurzes Betätigen der Taste „Prog.". Das
Display zeigt „F1" an. Dies ist die Start-
frequenz, die, wie unter „Frequenzein-
stellung" beschrieben, einzustellen ist.
- Betätigen der Taste „Prog." ein weiteres
Mal, das Display zeigt „F2". Jetzt ist die
Stoppfrequenz zu einzugeben.
- Beim nächsten Betätigen der Taste
„Prog." Erscheint „SP", woraufhin die
Wobbelfrequenz einzustellen ist.
- Eine weitere Betätigung der Taste „Prog."
startet den Wobbelvorgang, das Display
zeigt „run" und die aktuelle Frequenz.
- Um die Wobbelfunktion zu verlassen, ist
die Taste „Prog." ein weiteres Mal zu
betätigen. Das DDS-Board befindet sich
jetzt wieder im normalen Modus.
Frequenzen speichern und abrufen
Das DDS-Board verfügt über 10 nicht-
flüchtige Speicher zum Abspeichern von
Frequenzen. Beim Einsatz als Zeitbasis für
Empfänger lassen sich so komfortabel Sta-
tionstasten realisieren.
Frequenz speichern
- Abzuspeichernde Frequenz einstellen
- Taste „<" länger als 2 Sekunden betäti-
gen, das Display zeigt „S 1"
- Mit dem Inkrementalgeber die Spei-
cherstelle (S 1 bis S 10) auswählen
- Durch Betätigen der Taste „Prog." wird
die eingestellte Frequenz unter der ge-
wählten Speicherstelle abgespeichert.
Frequenz abrufen
- Taste „>" länger als 2 Sekunden betäti-
gen, Das Display zeigt „S 1"
- Mit dem Inkrementalgeber die Spei-
cherstelle (S 1 bis S 10) auswählen
- Durch Betätigen der Taste „Prog" wird
die eingestellte Frequenz unter der ge-
wählten Speicherstelle abgespeichert.
Weiterführende Funktionen
Wie bereits erwähnt, kann das DDS-
Board ebenfalls als Zeitbasis für PLL-Sys-
teme oder Empfänger dienen, gerade in
Verbindung mit Selbstbauprojekten. Dies
sei an einem Beispiel erläutert:
Ein Doppel-Superhet-Kurzwellenemp-
fänger soll im Frequenzbereich von 0 bis
30 MHz empfangen, die Zwischenfrequen-
zen betragen 45 MHz und 455 kHz (gängi-
ge Werte). Um den genannten Empfangs-
bereich zu gewährleisten, muss der erste
Lokaloszillator (VCO = voltage controlled
oscillator) einen Frequenzbereich von
45 MHz bis 75 MHz überstreichen
(45 MHz - 45 MHz = 0 MHz, 75 MHz -
45 MHz = 30 MHz). Das Teilerverhältnis
des Teilers für das VCO-Signal betrage 8,
womit die Zeitbasis (DDS-Board) im
Frequenzbereich von 5,625 MHz bis
9,375 MHz arbeiten muss. Somit ergibt
sich für einen derartigen Empfänger als
kleinster Frequenz-Einstellschritt 0,8 Hz
(0,1 Hz • 8, DDS-Board-Auflösung • PLL-
Faktor). Damit auf dem Display des DDS-
Boardes die Empfangsfrequenz angezeigt
wird, sind folgende Parameter zu program-
mieren:
- Minimale Frequenz: 5,625 MHz
- Maximale Frequenz: 9,375 MHz
- PLL-Faktor: 8
- ZF-Offset: - 45 MHz
Weiterhin kann man die Frequenzge-
nauigkeit des ausgegebenen Signals her-
aufsetzen, indem ein Software-Frequenz-
abgleich durchgeführt wird. Beim DDS-
Verfahren entspricht die Genauigkeit des
ausgegebenen Signals der Genauigkeit des
integrierten Quarzoszillators. Durch Vor-
gabe dieses Wertes per Software kann ein
Feinabgleich erfolgen. Der 50-MHz-Quarz-
oszillator des DDS-Boards ist mit 50 ppm
spezifiziert. Das bedeutet bei einer Aus-
gangsfrequenz von 10 MHz eine maximale
Abweichung von 500 Hz. Um die Genau-
igkeit der Signalfrequenz zu erhöhen, geht
man wie folgt vor:
- Einstellen einer Frequenz f
soll
- Messen der Ausgangsfrequenz f
einem geeigneten Frequenzzähler, z. B.
9,999950 MHz.
- Berechnen des Abweichungs-Faktors
a = f
/ f
= 0,999995
ist
soll
- Multiplizieren der Taktfrequenz f
50 MHz • 0,999995 = 49,99975 MHz
- Das Ergebnis (49,99975 MHz) ist als
Taktfrequenz zu programmieren.
Programmierung der weiterfüh-
renden Funktionen
Zur Programmierung der zuvor beschrie-
benen Parameter geht man wie folgt vor:
- Betätigen der Taste „Prog." länger als 2
Sekunden. Das Display zeigt „OSC" und
„50.000000 MHz" an. Die berechnete
Taktfrequenz ist einzustellen (Beispiel:
49,99975 MHz).
- Betätigen Sie die Taste „Prog." ein wei-
teres Mal, das Display zeigt „Fu" an.
Jetzt ist die minimale Ausgabefrequenz
einzugeben (Beispiel: 5,625 MHz).
- Beim nächsten Betätigen der Taste
„Prog." erscheint „Fo", woraufhin die
maximale Ausgabefrequenz einzustel-
len ist (Beispiel: 9,375 MHz).
- Eine weitere Betätigung der Taste „Prog."
führt zur Anzeige „FAC", woraufhin der
PLL-Faktor einzustellen ist (Beispiel: 8).
- Nach einem weiteren Betätigen der Taste
„Prog." zeigt das Display „OFF" und
„Frequency neg." an, woraufhin der ZF-
Offset einzustellen ist (Beispiel: -45 MHz).
„Frequency neg." bedeutet negativer Off-
set. Soll der Offset positiv sein, betätigen
Sie die Taste „>" länger als 2 Sek.
- Die nächste Betätigung der Taste „Prog."
schließt den Eingabevorgang ab.
Schaltung
Abbildung 6 zeigt das Schaltbild des
übersichtlichen Schaltbildes, gemessen an
den Features. Der Prozessor IC 3
(KS57C2308) steuert alle Ein- und Ausga-
befunktionen des DDS-Boards. Der zur
Frequenzeinstellung dienende Inkremen-
talgeber DR 1 ist mit externen Pull-Up-
Widerständen versehen und an die Port-
pins 25 und 32 angeschlossen. Je nach
Drehrichtung der Achse wird einer der
Portpins eher auf Massepotential gezogen
als der andere. Die 3 Taster TA 1 bis TA 3
sind direkt an die Portpins 48 bis 50 ange-
schlossen und legen bei Betätigung die
Portpins auf Massepotential. Alle System-
daten (Taktfrequenz, Frequenzspeicher,
etc.) sind im EEPROM IC 4 (24C04) abge-
legt. Der Prozessor steuert weiterhin direkt
das Display LCD 1 an und beschreibt über
die Datenleitungen „SCLK", „SDATA"
und „FSYNC" (Pin 36 bis 38) den DDS-
Chip AD9835. Der mit dem Quarz Q 1 und
den Kapazitäten C 20 und C 21 realisierte
, z. B. 10 MHz
Oszillator gibt den Prozessortakt vor.
mit
Der DDS-Chip IC 5 vom Typ AD9835
ist
beinhaltet das komplette DDS-System, die
Programmierung des 32-Bit-breiten Fre-
quenzwortes „Delta-Phase" erfolgt, wie
bereits erwähnt, über die 3 Datenleitungen
mit a:
„SCLK", „SDATA" und „FSYNC" vom
c
Prozessor aus. Den Systemtakt gibt der
Quarzoszillator Q 2 mit 50 MHz vor.
Der DDS-Chip treibt am Ausgang
(Pin 14, IOUT) einen Strom durch den
Widerstand R 4, wodurch die Ausgangs-
spannung erzeugt wird. Laut Datenblatt ist
R 4 so zu dimensionieren, dass bei einem
Strom in der Größenordnung von ca. 4 mA
die Spannung an R 4 nicht größer als 1,35 V
ist, da ansonsten Verzerrungen auftreten.
Der Strom selbst kann durch die Größe des
Widerstandes R 3 vorgegeben werden. Da
der DDS-Chip lediglich mit positiver Ver-
sorgungsspannung betrieben wird, ist die
Ausgangsspannung an R 4 nicht symmet-
risch zur Nulllinie, sondern positiv (Aus-
steuerbereich 0 V bis max. 1,35 V).
Das bereits erwähnte Tiefpassfilter 7ter
Ordnung zur Eliminierung nicht gewollter
Frequenzanteile aus dem Ausgangssignal
bilden die Komponenten C8, L 4, C 9, L 3,
C 10, L 2, C 11 sowie die Eingangskapazi-
tät der FET-Stufe T 1, die mit ca. 10 pF
anzusetzen ist. Die Grenzfrequenz liegt bei
ca. 22 MHz, Abbildung 7 zeigt das Ergeb-
nis einer Frequenzgang-Simulation. Das
Filter wird durch das Potentiometer zur
Amplitudeneinstellung R 6 abgeschlossen.
Über den Koppelkondensator C 36 ge-
langt das Sinussignal vom Poti-Abgriff auf
die Sinus-Endstufe IC 7 (AD 811), die zum
einen eine Verstärkung um den Faktor 3,6
bewirkt und zum anderen in Verbindung
5
Werbung
