Inhaltsverzeichnis
Werbung
Abbildungsverzeichnis
Abbildung 1: Blockschaltbild des EB 400 .............................................................................................................. 10
Abbildung 2: ERTEC 400-Block-Diagramm ........................................................................................................... 12
Abbildung 3: ERTEC 400-Interrupt-Handling......................................................................................................... 15
Abbildung 4: Serielle Speicher-Bausteine im Boot-Modus .................................................................................... 20
Abbildung 5: Resetlogik des EB 400 ..................................................................................................................... 21
Abbildung 6: Übersicht Resetsystem des EB 400 ................................................................................................. 22
Abbildung 7: Übersicht Taktsystem des EB 400.................................................................................................... 23
Abbildung 8: Steckerpositionen am EB 400 .......................................................................................................... 32
Abbildung 9: Frontelement des EB 400 mit Stecker und Anzeigenelemente......................................................... 48
Tabellenverzeichnis
Tabelle 1: Auswahl der Betriebsmodi für EB 400 .................................................................................................. 13
Tabelle 2: Auswahl des Bootmodus für EB 400..................................................................................................... 13
Tabelle 3: Zugriff des PCI-Host auf Resourcen des EB 400.................................................................................. 14
Tabelle 4: IRQ-Interrupts ....................................................................................................................................... 15
Tabelle 5: FIQ-Interrupts ....................................................................................................................................... 16
Tabelle 6: Hostinterrupts am PCI-Bus ................................................................................................................... 16
Tabelle 7: Zuordnung der IRT-Switch-Interrupts zu den PCI-Interrupts................................................................. 16
Tabelle 8: CS-Bereiche des EB 400 ...................................................................................................................... 17
Tabelle 9: Defaulteinstellungen für GPIOs am EB 400.......................................................................................... 18
Tabelle 10: Adressen des NAND-Flashes im Betriebsmodus ............................................................................... 19
Tabelle 11: Adressen der seriellen Speicherbausteine im Betriebsmodus ............................................................ 20
Tabelle 12: Übersicht AHB-Master-Slave Zugriffe ................................................................................................. 24
Tabelle 13: Funktionsgruppen mit genutzten Speichersegmenten ........................................................................ 24
Tabelle 14: Detaillierter Speichersegmentaufteilung im EB 400 ............................................................................ 26
Tabelle 15: Defaultparametrierung der BARs für PCI-Host ................................................................................... 27
Tabelle 16: PCI-Sicht auf EB 400 ......................................................................................................................... 27
Tabelle 17: PCI-Bridge Parameter des EB 400 ..................................................................................................... 28
Tabelle 18: Voreinstellung der EMIF-Register am EB 400 .................................................................................... 30
Tabelle 19: Registerbelegung des CPLD am EMIF-Interface................................................................................ 31
Tabelle 20: Pinbelegung PCI-Schnittstelle ............................................................................................................ 34
Tabelle 21: Pinbelegung LBU-Schnittstelle ........................................................................................................... 35
Tabelle 22: Pinbelegung CPLD-Programmierschnittstelle..................................................................................... 35
Tabelle 23: Pinbelegung der Stecker für IO-Peripheriebusschnittstelle................................................................. 37
Tabelle 24: Pinbelegung externe DC-Versorgung ................................................................................................. 37
Tabelle 25: Pinbelegung Ethernet-Switch-Schnittstelle (Downlink) ....................................................................... 38
Tabelle 27: Pinbelegung MII-Ethernet-Schnittstelle Port0 ..................................................................................... 39
Tabelle 28: Pinbelegung MII-Ethernet-Schnittstelle Port1 ..................................................................................... 40
Tabelle 29: Pinbelegung Trace-Schnittstelle ......................................................................................................... 41
Tabelle 30: Pinbelegung JTAG-Schnittstelle ......................................................................................................... 42
Tabelle 31: Pinbelegung GPIO[7..0] ...................................................................................................................... 42
Tabelle 32: Pinbelegung GPIO[31..24] .................................................................................................................. 43
Tabelle 33: Pinbelegung UART1 mit RS232-Treiber (ON-Board-Schnittstelle) ..................................................... 43
Tabelle 34: Pinbelegung UART1 ohne RS232-Treiber.......................................................................................... 43
Tabelle 35: Pinbelegung UART2 ohne RS232-Treiber.......................................................................................... 44
Tabelle 36: Pinbelegung SPI-Schnittstelle............................................................................................................. 44
Tabelle 37: Jumper J1 für PCI-Reset/Schnittstellen .............................................................................................. 45
Tabelle 38: Jumper J2 für Boot/Systemkonfiguration EB 400 ............................................................................... 46
Tabelle 39: Jumper J3 für zusätzliche Boardfunktionen EB 400............................................................................ 47
Tabelle 40: Jumper J4 für zusätzliche Boardfunktionen EB 400............................................................................ 47
7
Copyright © Siemens AG 2010. All rights reserved.
EB 400 Handbuch
Änderungen vorbehalten
Version 1.2.3
Werbung
Inhaltsverzeichnis
