Capture-Modus; Vergleichsmodus - Texas Instruments MSP430 Anleitung

FH-Köln Campus Gummersbach MSP430 Mikrocontroller

9.7. Capture-Modus

Der Capture Modus wird für die Aufzeichnung oder Berechnung von analogen und digitalen Signalen
verwendet. Er wird gewählt, wenn GAP = 1 ist. Die Eingänge CCIxA und CCIxB sind mit externen Pins
oder internen Signalen verbunden und werden durch CCISx Bits gewählt. Die CMx-Bits wählen die
Flanke des Eingangssignals als steigend, fallend oder beides aus. Eine Aufnahme erfolgt auf der
ausgewählten Flanke des Eingangssignals.
Wenn ein Capture ausgeführt wird:
• Der Wert des Timer wird in den TxCCRx Register kopiert
• Das Interrupt-Flag CCIFG ist gesetzt
Der Pegel des Eingangssignals kann jederzeit über das CCI Bit gelesen werden. Das Capture-Signal
kann asynchron zum Timer sein und die Race conditions auslösen. Setzt man den SCS Bit, wird das
Capture-Signal mit dem nächsten Takt synchronisiert.
Zyklischer Empfang

9.8.-Vergleichsmodus

Der Vergleichsmodus wird gewählt, wenn GAP = 0 ist. Der Vergleichsmodus wird verwendet, um
PWM-Ausgangssignale oder Interrupts für bestimmte Zeitintervalle zu erzeugen.
Die Timer TxR (TAR/TBR) zählen zu dem Wert in einem TxCCRx-Register:
• Interrupt-Flag CCIFG ist gesetzt
• Internes Signal EQUx = 1
• EQUx wirkt auf die Ausgabe-Synchronisierung des Output-Modus
Blockdiagramm Timer_A
• Das Eingangssignal CCI ist in SCCI verriegelt (nur für Timer A - siehe )
Vergleichen des Latch TBCLx (nur für Timer B)
Die Vergleichs-Latches TBCCRx und TBCLx halten die Daten für den Vergleich mit dem Timer-Wert.
TBCLx wird im TBCCRx gepuffert. Diese gepufferten Daten geben dem Nutzer die Wahl zu welchem
Zeitpunkt eine Compare-Periode aktualisiert wird. Der Nutzer hat keinen direkten Zugriff auf TBCLx,
die verglichenen Daten werden im TBCCRx geschrieben und automatisch an TBCLx übertragen. Die
Taktung für die noch zu übertragenden Daten von TBCCRx an TBCLx kann vom Benutzer mit dem
Blockdiagramm Timer B
CLLDx Bits definiert werden (siehe )
32 | S e i t e
Juni 2012