Werbung
- SCHALTKREIS FÜR LCD SCHNITTSTELLE
- SCHALTKREIS FÜR CLOCK KONTROLLE
- SERIELLE SCHNITTSTELLE
- LCD PANEL
- SCHALTKREIS FÜR LCD KONTROLLE
- SCHALTKREIS FÜR POWER SUPPLY UND AUTOMATISCHE ABSCHALTUNG
- SCHALTKREIS FÜR RESET
6.3
CPU
(MSM
80C85 ARS)
1-Chip,
8-Bit
C-MOS Mikroprozessor.
Der MSM80C85ARS ist
eine
8-Bit
parallel
CPU.Sein Befehlssatz
entspricht
dem des 8080A.
Der 80C85 verwendet
einen
vielfach
Datenbus.
Der CPU Bus unterteilt
sich
in zwei Abschnitte.
Einer
ist
der 8-Bit
Adress-Bus
und der andere
ein
8-Bit
Adress-
und Data-Bus.
Bei der MlO wird der Adress und der Data Bus
durch den Ml (TC40H373P: Octal
D Type Latch)
getrennt.
6.4
MEMORY
Der Speicher
der MlO besteht
aus 32 KB ROM und 32 KB RAM
(Standard
8 KB).
Es ist
eine
32 KB ROM Option
möglich.
6.4.1
RAM (RANDOM ACCRESS MEMORY)
Die MlO hat total
8 KB
(8192
x 8 Bits).
Es sind vier
2 KB RAMs auf einer
Keramikplatte
montiert.
Die Standardposition
dieses
RAMs ist
die Position
M9. Durch das Einfügen
von RAMs in den Positionen
M6, M7 und MS kann die Speicherkapazität
auf
32 KB aufgestockt
werden .
.
4100230 N
(0)
6-3
Werbung
