Funktionsweise Der Memorydekodierung - Siemens SIMATIC Box PC 620 Handbuch

Hardware-Informationen
8.3 Hardware-Adressenplan
Bei der Aufteilung der Adressräume wird unterschieden zwischen
• Speicher-Adressraum und
• Peripherie-Adressraum.
Angesprochen werden diese Bereiche durch unterschiedliche Schreib-Lesesignale
(I / O WR, I / O RD, MEMR, MEMW). Die folgenden Tabellen geben einen Über-
blick über die belegten Adressbereiche. Weitere Informationen entnehmen Sie bitte
der Beschreibung der einzelnen Funktionsgruppen.

Funktionsweise der Memorydekodierung

Die Pentium II CPU hat einen 64 Gbyte großen Memoryadressraum, davon kön-
nen 4 GBytes genutzt werden. Die CPU besitzt 64 Daten-, 33 Adressleitungen und
8 Byteenableleitungen (BE0 ... BE7), die die nicht vorhandenen Adressleitungen
A0, A1 und A2 codieren.
Der CPU-Adressbus wird über den PAC (System Controller) auf den PCI-Adress-
bus abgebildet. Ausgenommen sind dabei die Memory-Adressen von Adresse
0000 0000h bis 0009 FFFFh (640kByte) und von Adresse 0010 0000h bis 2FFF
FFFFh (768MByte).
Die ISA-Bridge PIIX (PCI ISA IDE Xcellerator) bildet den ISA-Adressbus genau
einmal auf den PCI-Adressbus ab. Der ISA-Adressbus für 8 Bit-Baugruppen um-
fasst den Adressraum von A0 bis A19 was den CPU-Adessen 0000 0000h bis
000F FFFFh (1MByte) entspricht.
Für 16 Bit-ISA-Baugruppen ist der Adressbus um die Adressleitungen A20...A23
erweitert und adressiert daher von 0000 0000h bis 00FF FFFFh (16 MByte). Die
Unterscheidung zwischen dem 1 MByte und dem 16 MByte ISA-Adressraum er-
folgt durch spezielle Memory-Read/Write Signale die nur aktiviert werden, wenn
die Adressleitungen A20, A21, A22 und A23 logisch Nullpegel haben.
Werden von der CPU Adressbereiche angesprochen, die von dem Hauptspeicher
oder PCI-Bus belegt sind, so werden keine ISA-Bussteuersignale erzeugt. Das
heisst eine ISA-Busbaugruppe wird in diesen Speicherbereichen nicht angespro-
chen. Umgekehrt kann ein ISA-Busmaster Adressen oberhalb 16MByte nicht errei-
chen. Um einen größeren Adressraum für Dualport-RAM-Erweiterungen als der
Memoryadressraum zwischen 640 kByte und 1 MByte zu erhalten, sind verschie-
dene Dekodierungslöcher in der Pentium PG-Grundplatine vorgesehen:
• Der CPU-Adressraum FFF0 0000h bis FFFD FFFFh (1024k-128 k BIOS =
896 KByte) wird in den ISA-Adressraum 00F0 0000h bis 00FD FFFFh gemap-
ped und wird immer im CPU-Adressraum angesprochen. Die Dekodierung der
auf dem ISA-Bus fehlenden Adressleitungen A24 bis A31 erfolgt durch spezielle
Hardware auf der Grundplatine.
• Der CPU-Adressraum 00F0 0000 bis 00FF FFFF wird in dem ISA-Adressraum
00F0 0000 bis 00FF FFFF abgebildet (16 MByte Speicherfenster). Diese Ein-
stellung kann im BIOS-Setup ein- bzw. ausgeschaltet werden.
8-4
SIMATIC Box PC 620 Handbuch
C79000-G7000-C639-04